集成電路發(fā)展到今天，單芯片內(nèi)能夠集成高達(dá)百億個(gè)晶體管，在集成電路的設(shè)計(jì)中需要依靠電子設(shè)計(jì)自動(dòng)化（EDA）工具進(jìn)行電路仿真、綜合、版圖設(shè)計(jì)、寄生參數(shù)提取和后仿真。EDA工具的使用可以使設(shè)計(jì)者在虛擬的計(jì)算機(jī)環(huán)境中進(jìn)行早期的設(shè)計(jì)驗(yàn)證，有效縮短了電路實(shí)體迭代驗(yàn)證的時(shí)間，提高了芯片設(shè)計(jì)的成功率。一款成功的芯片源于無數(shù)工程師成功的設(shè)計(jì)，而成功的設(shè)計(jì)在很大程度上又取決于有效、成熟的集成電路EDA設(shè)計(jì)工具。本書面向微電子學(xué)與固體電子學(xué)專業(yè)相關(guān)的課程教學(xué)要求和集成電路設(shè)計(jì)相關(guān)的工程應(yīng)用需求，以提高實(shí)際工程設(shè)計(jì)能力為目的，采取循序漸進(jìn)的方式，介紹了進(jìn)行CMOS集成電路設(shè)計(jì)時(shí)所需的EDA工具。主要分為EDA設(shè)計(jì)工具概述、模擬集成電路EDA技術(shù)、數(shù)字集成電路EDA技術(shù)與集成電路反向分析技術(shù)等部分。在模擬集成電路方面，依次介紹了電路設(shè)計(jì)及仿真工具CadenceSpectre、版圖設(shè)計(jì)工具CadenceVirtuoso、版圖驗(yàn)證及參數(shù)提取工具M(jìn)entorCalibre在內(nèi)的各種工具的基本知識(shí)和使用方法。在數(shù)字集成電路方面，在簡(jiǎn)單介紹硬件描述語言VerilogHDL的基礎(chǔ)上，介紹RTL仿真工具M(jìn)odelsim、邏輯綜合工具DesignCompiler、數(shù)字后端版圖工具ICCompiler和Encounter四大類設(shè)計(jì)工具。最終對(duì)集成電路使用反向EDA技術(shù)進(jìn)行全面的闡述。書中配以電路設(shè)計(jì)實(shí)例，進(jìn)一步分析各種EDA工具的設(shè)計(jì)輸入方法和技巧，形成一套完整的CMOS集成電路設(shè)計(jì)流程。本書使讀者通過實(shí)例深刻了解使用CMOS集成電路EDA工具進(jìn)行設(shè)計(jì)的基本流程和方法，可作為高等院校微電子學(xué)與固體電子學(xué)專業(yè)本科生與研究生集成電路EDA課程的實(shí)驗(yàn)教材和輔導(dǎo)書，或者相關(guān)專業(yè)技術(shù)人員的自學(xué)參考書。