集成電路發(fā)展到今天，單芯片內(nèi)能夠集成高達百億個晶體管，在集成電路的設(shè)計中需要依靠電子設(shè)計自動化（EDA）工具進行電路仿真、綜合、版圖設(shè)計、寄生參數(shù)提取和后仿真。EDA工具的使用可以使設(shè)計者在虛擬的計算機環(huán)境中進行早期的設(shè)計驗證，有效縮短了電路實體迭代驗證的時間，提高了芯片設(shè)計的成功率。一款成功的芯片源于無數(shù)工程師成功的設(shè)計，而成功的設(shè)計在很大程度上又取決于有效、成熟的集成電路EDA設(shè)計工具。本書面向微電子學與固體電子學專業(yè)相關(guān)的課程教學要求和集成電路設(shè)計相關(guān)的工程應用需求，以提高實際工程設(shè)計能力為目的，采取循序漸進的方式，介紹了進行CMOS集成電路設(shè)計時所需的EDA工具。主要分為EDA設(shè)計工具概述、模擬集成電路EDA技術(shù)、數(shù)字集成電路EDA技術(shù)與集成電路反向分析技術(shù)等部分。在模擬集成電路方面，依次介紹了電路設(shè)計及仿真工具CadenceSpectre、版圖設(shè)計工具CadenceVirtuoso、版圖驗證及參數(shù)提取工具MentorCalibre在內(nèi)的各種工具的基本知識和使用方法。在數(shù)字集成電路方面，在簡單介紹硬件描述語言VerilogHDL的基礎(chǔ)上，介紹RTL仿真工具Modelsim、邏輯綜合工具DesignCompiler、數(shù)字后端版圖工具ICCompiler和Encounter四大類設(shè)計工具。最終對集成電路使用反向EDA技術(shù)進行全面的闡述。書中配以電路設(shè)計實例，進一步分析各種EDA工具的設(shè)計輸入方法和技巧，形成一套完整的CMOS集成電路設(shè)計流程。本書使讀者通過實例深刻了解使用CMOS集成電路EDA工具進行設(shè)計的基本流程和方法，可作為高等院校微電子學與固體電子學專業(yè)本科生與研究生集成電路EDA課程的實驗教材和輔導書，或者相關(guān)專業(yè)技術(shù)人員的自學參考書。