1.2 CMOS模擬集成電路設計流程

CMOS模擬電路設計技術作為工程技術中最為經典和傳統的工藝形式，仍然是許多復雜高性能系統中不可替代的設計方法。CMOS模擬集成電路設計與傳統分立元件模擬電路設計最大的不同在于，所有的有源和無源器件都是制作在同一塊硅襯底上，尺寸極其微小，無法再用電路板進行設計驗證。因此，設計者必須采用EDA軟件仿真的方法來驗證電路功能及性能。模擬集成電路設計包括若干個階段，圖1.1所示為CMOS模擬集成電路設計的一般流程。

CMOS模擬集成電路設計流程：

1）系統規格定義；

2）電路設計；

3）電路仿真；

4）版圖實現；

5）版圖物理驗證；

6）參數提取后仿真；

7）導出設計文件、流片；

8）芯片制造；

9）測試和驗證。

一個設計流程是從系統規格定義開始的，設計者在這個階段就要明確設計的具體要求和性能參數。下一步就是對電路應用仿真的方法評估電路性能。這時可能要根據仿真結果對電路做進一步改進，反復進行仿真。一旦電路性能的仿真結果能滿足設計要求就需要進行另一個主要設計工作——電路的版圖設計。版圖設計完成并經過物理驗證后需要將布局、布線形成的寄生效應考慮進去再次進行計算機仿真。如果仿真結果也滿足設計要求就可以進行芯片制造了。

與用分立器件設計模擬電路不同，集成化的模擬電路設計不能用搭建電路板的方式進行。隨著現在發展起來的EDA技術，以上的設計步驟都是通過計算機輔助進行的。通過計算機仿真，可在電路中的任何節點監測信號；可將反饋回路打開；可比較容易地修改電路。但是計算機仿真也存在一些限制，例如，模型的不完善，程序求解由于不收斂而得不到結果等。下面將詳細講述設計流程中的各個階段。

1.系統規格定義

這個階段系統工程師把整個系統和其子系統看成是一個個只有輸入輸出關系的“黑盒子”，不僅要對其中每一個進行功能定義，而且還要提出時序、功耗、面積、信噪比等性能參數的范圍要求。

2.電路設計

設計者根據設計要求，首先要選擇合適的工藝庫，然后合理地構架系統，由于CMOS模擬集成電路的復雜性和多樣性，目前還沒有EDA廠商能夠提供完全解決CMOS模擬集成電路設計自動化的工具，因此所有的模擬電路基本上仍然通過手工設計來完成。

3.電路仿真

設計工程師必須確認設計是正確的，為此要基于晶體管模型，借助EDA工具進行電路性能的評估和分析。在這個階段要依據電路仿真結果來修改晶體管參數。依據工藝庫中參數的變化來確定電路工作的區間和限制、驗證環境因素的變化對電路性能的影響，最后還要通過仿真結果指導下一步的版圖實現。

4.版圖實現

電路的設計及仿真決定電路的組成及相關參數，但并不能直接送往晶圓代工廠進行制作。設計工程師需提供集成電路的物理幾何描述，即通常說的“版圖”。這個環節就是要把設計的電路轉換為圖形描述格式。CMOS模擬集成電路通常是以全定制方法進行手工的版圖設計。在設計過程中需要考慮設計規則、匹配性、噪聲、串擾、寄生效應等對電路性能和可制造性的影響。雖然現在出現了許多高級的全定制輔助設計方法，仍然無法保證手工設計對版圖布局和各種效應的考慮的全面性。

5.版圖物理驗證

版圖的設計是否滿足晶圓代工廠的制造可靠性需求？從電路轉換到版圖是否引入了新的錯誤？物理驗證階段將通過設計規則檢查（Design Rule Check,DRC）和版圖網表與電路原理圖的比對（Layout Versus Schematic,LVS）解決上述的兩類驗證問題。幾何規則檢查用于保證版圖在工藝上的可實現性。它以給定的設計規則為標準，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區的最小交疊面積等工藝限制進行檢查。版圖網表與電路原理圖的比對用來保證版圖的設計與其電路設計的匹配。LVS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網表，然后與原理圖得到的電路網表進行比較，檢查兩者是否一致。

6.參數提取后仿真

在版圖完成之前的電路仿真都是比較理想的仿真，不包含來自版圖中的寄生參數，被稱為“前仿真”；加入版圖中的寄生信息進行的仿真被稱為“后仿真”。CMOS模擬集成電路相對數字集成電路來說對寄生參數更加敏感，前仿真的結果滿足設計要求并不代表后仿真也能滿足。在深亞微米階段，寄生效應愈加明顯，后仿真分析將顯得尤為重要。與前仿真一樣，當結果不滿足要求時需要修改晶體管參數，甚至某些地方的結構。對于高性能的設計，這個過程是需要進行多次反復的，直至后仿真滿足系統的設計要求為止。

7.導出流片數據

通過后仿真后，設計的最后一步就是導出版圖數據（GDSII）文件，將該文件提交給晶圓代工廠，就可以進行芯片的制造了。

8.芯片制造

晶圓廠根據版圖數據通過光刻、刻蝕、離子注入、熱處理和氧化等多道工藝流程將設計好的集成電路制造成芯片。

9.測試和驗證

需要對芯片進行多次測試（包括封裝以后的測試）才能將其作為產品進行銷售。