ASIC設(shè)計(jì)理論與實(shí)踐:RTL 驗(yàn)證、綜合與版圖設(shè)計(jì)
本書(shū)主要介紹了數(shù)字集成電路的設(shè)計(jì)理論與實(shí)踐方法,通過(guò)一個(gè)完整的CPU電路RTL級(jí)驗(yàn)證、綜合及版圖設(shè)計(jì),讓讀者系統(tǒng)、全面地了解ASIC設(shè)計(jì)流程。本書(shū)主要內(nèi)容包括:ASIC設(shè)計(jì)方法概述、設(shè)計(jì)流程及各階段用到的設(shè)計(jì)仿真工具;VerilogHDL基礎(chǔ)語(yǔ)法及測(cè)試程序建模方法概述;ASIC設(shè)計(jì)實(shí)驗(yàn)環(huán)境搭建;CPU基本原理、相關(guān)指令系統(tǒng)及對(duì)應(yīng)的功能實(shí)現(xiàn);RTL級(jí)設(shè)計(jì)及仿真、電路綜合以及版圖設(shè)計(jì)等各層次概念及物理意義等。本書(shū)內(nèi)容翔實(shí),圖文并茂,由淺入深地介紹了數(shù)字集成電路的設(shè)計(jì)方法與流程,以ASIC理論、CPU基本理論為支撐,結(jié)合VerilogHDL語(yǔ)法基礎(chǔ),用“實(shí)驗(yàn)+驗(yàn)證”的實(shí)例方式講解ASIC設(shè)計(jì)各階段流程,使讀者能快速上手,并且為以后的ASIC設(shè)計(jì)打下堅(jiān)實(shí)的基礎(chǔ)。本書(shū)設(shè)計(jì)實(shí)例基于Synopsys公司的相關(guān)EDA工具。本書(shū)可作為高等院校電子科學(xué)與技術(shù)、電子信息科學(xué)與技術(shù)、計(jì)算機(jī)科學(xué)與技術(shù)、通信工程等專業(yè)的本科生或研究生教材,也可作為相關(guān)專業(yè)教師或設(shè)計(jì)工程師的學(xué)習(xí)參考資料。
·8.7萬(wàn)字