1.2.1 先進(jìn)制造技術(shù)

隨著集成電路制造技術(shù)的進(jìn)步，人們已經(jīng)能制造出電路結(jié)構(gòu)相當(dāng)復(fù)雜、集成度很高、功能各異的集成電路，關(guān)鍵制造技術(shù)包括從薄膜生長到圖形轉(zhuǎn)移等復(fù)雜技術(shù)，如器件模擬、光刻、薄膜、刻蝕、離子注入與熱退火、清洗及濕法刻蝕、化學(xué)機(jī)械平坦化（Chemical and Mechanical Planarization, CMP）等。這些工藝技術(shù)在幾十年的發(fā)展過程中不斷成熟完善，從微米到幾十納米的器件制備中，都得到了廣泛應(yīng)用，特別是面向三維集成技術(shù)的發(fā)展需要，集成電路制造技術(shù)也在不斷創(chuàng)新發(fā)展。

● 光刻技術(shù)：為了做出尺寸更小的圖形，需要不斷降低曝光波長和增大光刻機(jī)的數(shù)值孔徑（Numerical Aperture, NA），也可通過多次曝光等先進(jìn)技術(shù)實現(xiàn)。利用具有更高折射系數(shù)液體的浸沒式光刻技術(shù)，將系統(tǒng)的數(shù)值孔徑增大到1以上。通過把一層掩模版上的圖形拆分到多個掩模版中，利用多次曝光和刻蝕來實現(xiàn)一層設(shè)計的圖形，可以實現(xiàn)低于光刻分辨率的更小尺寸圖形化。極紫外（Extreme Ultra-violet, EUV）光刻通過形成13.5nm波長的極紫外光，可以在降低工藝復(fù)雜度的同時，有效提升光刻分辨率，在7nm及以下技術(shù)節(jié)點中將得到廣泛應(yīng)用。

● 薄膜工藝：化學(xué)氣相沉積（Chemical Vapor Deposition, CVD）方法可以在異質(zhì)表面生成所需要的薄膜并具有較好的填充性，可以制備常用的絕緣材料、半導(dǎo)體材料、導(dǎo)電材料等。原子層沉積（Atomic Layer Deposition, ALD）由于其自限制的生長特性，能為CMOS器件持續(xù)微縮發(fā)展伴隨產(chǎn)生的后柵溝槽填充問題提供最佳的解決方案。外延生長工藝的Si_1-xGe_x應(yīng)變技術(shù)，已經(jīng)成為提升器件性能的關(guān)鍵工藝技術(shù)。物理氣相沉積（Physical Vapor Deposition, PVD）方法仍然是FinFET等器件后段薄膜沉積，以及硅通孔（Through Silicon Via, TSV）技術(shù)的有效工藝方法。

● 刻蝕技術(shù)：在FinFET器件的柵極刻蝕，以及垂直納米線的溝道尺寸和水平納米線柵長控制等工藝中，原子層刻蝕（Atomic Layer Etching, ALE）具有很大的應(yīng)用潛力。同時，隨著器件進(jìn)一步微縮及新材料的涌現(xiàn)，Ⅲ-Ⅴ族、二維材料等新型溝道材料的ALE方法逐漸成為新的研究熱點。

● 離子注入：利用低溫注入技術(shù)，可以有效解決柵誘導(dǎo)漏極漏電（Gate-induced drain leakage, GIDL）、短溝道效應(yīng)、帶間隧穿效應(yīng)（Band To Band Tunneling, BTBT）等器件漏電的問題。相比常規(guī)的室溫或低溫注入，熱注入技術(shù)可以提高Fin非晶化的閾值，使FinFET溝道在注入過程中保持單晶材料的特性。

● 快速熱退火技術(shù)：升溫速率更快的尖峰退火（Spike Annealing）可以進(jìn)一步降低退火過程的熱預(yù)算（Thermal Budget），可以用于超淺結(jié)的形成。特別地，激光退火技術(shù)滿足了在集成電路發(fā)展過程中不斷壓縮熱預(yù)算的需求，將熱退火的時間從秒降至毫秒、微秒甚至納秒量級。同時作為一種局部加熱技術(shù)，激光退火可以避免在快速升溫過程中由于應(yīng)力造成的晶圓損傷甚至破片現(xiàn)象。

● 清洗工藝：主要包括前端及后端光刻膠去除、干法刻蝕后聚合物去除、高選擇比關(guān)鍵膜層與關(guān)鍵結(jié)構(gòu)的濕法刻蝕、晶向選擇性的濕法刻蝕、高深寬比及三維結(jié)構(gòu)的清洗等。

● CMP工藝：在晶體管結(jié)構(gòu)從平面二維發(fā)展到立體三維的過程中，在Fin結(jié)構(gòu)形成后，需要沉積一層較厚的非晶Si，需要通過CMP工藝進(jìn)行平坦化處理，以便后續(xù)制造假柵結(jié)構(gòu)。