芯片設計：CMOS模擬集成電路版圖設計與驗證：基于Cadence IC 617
本書主要依托CadenceIC617版圖設計工具與MentorCalibre版圖驗證工具，在介紹新型CMOS器件和版圖基本原理的基礎上，結合版圖設計實踐，采取循序漸進的方式，討論使用CadenceIC617與MentorCalibre進行CMOS模擬集成電路版圖設計、驗證的基礎知識和方法，內容涵蓋了納米級CMOS器件，CMOS模擬集成電路版圖基礎，CadenceIC617與MentorCalibre的基本概況、操作界面和使用方法，CMOS模擬集成電路從設計到導出數(shù)據(jù)進行流片的完整流程。同時分章節(jié)介紹了利用CadenceIC617版圖設計工具進行運算放大器、帶隙基準源、低壓差線性穩(wěn)壓器等基本模擬電路版圖設計的基本方法。最后對MentorCalibre在LVS驗證中典型的錯誤案例進行了解析。本書通過結合器件知識、電路理論和版圖設計實踐，使讀者深刻了解CMOS電路版圖設計和驗證的規(guī)則、流程和基本方法，對于進行CMOS模擬集成電路學習的在校高年級本科生、碩士生和博士生，以及從事集成電路版圖設計與驗證的工程師，都會起到有益的幫助。
·10.2萬字
