- Cadence Concept-HDL&Allegro原理圖與電路板設(shè)計(jì)
- 周潤景 李琳編著
- 432字
- 2019-01-01 05:59:34
4.5 ROOT設(shè)計(jì)的創(chuàng)建
1.設(shè)置新設(shè)計(jì)
(1)在項(xiàng)目管理器窗口,單擊Setup按鈕。
(2)在Design Name區(qū)域輸入root,單擊OK按鈕退出Setup窗口。
(3)在項(xiàng)目管理器窗口,單擊Design Entry,新的ROOT設(shè)計(jì)的一個(gè)頁面被打開。
(4)選擇File→Save命令,然后選擇Text→Updata Sheet Variables命令。
(5)放大頁面右下角,在標(biāo)題欄查看設(shè)計(jì)和設(shè)計(jì)者的名稱。
2.導(dǎo)入ROOT設(shè)計(jì)
(1)在原理圖編輯器窗口,選擇File→Import Design命令。
(2)在Import Design窗口,使用導(dǎo)航按鈕定位到路徑為User1/ftb/backup/backup.cpm的文件,并單擊OK按鈕。
(3)在下一個(gè)窗口,選擇root文件夾并單擊Import按鈕,如圖4-5-1所示。
(4)選中選框確認(rèn)修改,并單擊Continue按鈕繼續(xù),ROOT設(shè)計(jì)輸入到原理圖編輯器窗口,如圖4-5-2所示。單擊Close按鈕關(guān)閉Import Design窗口。

圖4-5-1 Import Design窗口

圖4-5-2 Import Design窗口
(5)檢查ROOT原理圖的頁面使用了OFFPAGE標(biāo)志。頂端的原理圖引腳符號(hào)在這個(gè)設(shè)計(jì)中不能被應(yīng)用。
(6)切換到第二頁,并添加缺失的方塊圖。參考附錄B中的原理圖添加:ram(選擇Component Browser中的ram_module_lib庫),如圖4-5-3所示;data(選擇pcbxxx_lib庫),如圖4-5-4所示。

圖4-5-3 添加ram

圖4-5-4 添加data
(7)選擇 File→Save Hierarchy命令,保存所有設(shè)計(jì)的原理圖頁面。
- App Inventor移動(dòng)應(yīng)用開發(fā)標(biāo)準(zhǔn)教程
- 無線接入網(wǎng)同步性能測試技術(shù)
- 液晶顯示器維修技能實(shí)訓(xùn)
- 上門速查快修國產(chǎn)新型彩色電視機(jī)500例
- 步步圖解電子元器件應(yīng)用與檢測技能
- 電子技術(shù)(第3版)
- RFID 重大工程與國家物聯(lián)網(wǎng)(第3版)
- 5G社會(huì):從“見字如面”到“萬物互聯(lián)”
- iOS游戲框架Sprite Kit技術(shù)詳解
- Android嵌入式應(yīng)用開發(fā)
- iOS開發(fā)快速進(jìn)階與實(shí)戰(zhàn)
- 現(xiàn)代交換原理與技術(shù)(第2版)
- 電子產(chǎn)品測試技術(shù)
- 6G需求與愿景(精裝版)
- 有線數(shù)字電視網(wǎng)絡(luò)