- Cadence Concept-HDL&Allegro原理圖與電路板設計
- 周潤景 李琳編著
- 770字
- 2019-01-01 05:59:34
4.4 DATA設計的創建
1.DATA原理圖的創建
（1）在項目管理器窗口，單擊Design Entry，DATA設計的頁面被打開。
（2）選擇File→Save命令，然后再選擇Text→Update Sheet Variables命令。
（3）放大右下角區域，在標題欄顯示設計和設計者的名稱，如圖4-4-1所示。
（4）Page選框顯示“1 OF 1”。
（5）選擇View→Zoom Fit命令。
（6）除非特別指定，一般從classlib庫添加元件。要從每個元件列表中選擇打包模式，選擇ACT574、RES、CAP（極性）、GND。
注意
RES元件有水平和垂直兩種放置方式；極性CAP有四種放置方式。添加這些元件時，單擊鼠標右鍵選擇合適的放置方式。
2.添加DAAMP模塊
（1）在Component Browser對話框中，選擇daamp_module_lib庫并在Cells下選擇daamp，單擊Add按鈕，如圖4-4-2所示。
圖4-4-1 標題欄
圖4-4-2 設置Component Browser對話框
（2）參考附錄B中的原理圖，添加兩個daamp元件。
（3）參考附錄B中的原理圖，添加導線。確保總線VD＜7..0＞和電阻連接。
（4）標記所有網絡除了連接ACT574元件的總線。參考附錄B中的原理圖，配置總線編號。
3.總線分支的命名
（1）放大ACT574元件，選擇Wire→Bus Name命令。
（2）在Bus Name區域輸入VD，如圖4-4-3所示。
（3）MSB區域設置為7，單擊OK按鈕。
（4）雙擊定義一列和總線VD＜7..0＞相連的支線，鼠標從最底端的導線開始畫，如圖4-4-4所示。導線被自動命名，如圖4-4-5所示。
圖4-4-3 Bus Name對話框
圖4-4-4 鼠標從最底端的導線開始畫
注意
用這種方法同樣可以給導線命名。從連通性的角度看，這些信號的名稱是可選的。要確保支線的名稱和總線的名稱不重復。如果重復，總線可以優先使用這個名稱。
（5）用Wire→Bus Name命令標記該頁其他導線的名稱，如圖4-4-6所示。保存設計。
圖4-4-5 導線自動命名
圖4-4-6 菜單欄
4.為DATA原理圖添加端口
（1）從standard庫添加4個inport和2個outport信號源，如圖4-4-7所示。
圖4-4-7 添加inport信號源
（2）保存設計。
5.創建DATA模塊
（1）選擇Tools→Generate View命令制作模塊，如圖4-4-8所示。
（2）選擇File→Open命令打開DATA方框圖，如圖4-4-9所示。
圖4-4-8 菜單欄
圖4-4-9 打開DATA
（3）移動引腳以便和圖4-4-9匹配。保存方框圖并退出DE HDL。