4.6 層次圖的打包

目的：打包設計，層次圖的檢查，多級原理圖的繪制。

1.層次圖的使用

（1）選擇View→Hierarchy Viewer命令顯示層次圖，如圖4-6-1所示。

（2）在Hierarchy Viewer中，單擊root設計的兩頁進入頁面。進入ram設計并查看設計，進入data設計查看daamp的兩個圖例。

（3）在daamp設計中層次圖被打包后，設計被重復使用。

2.重用設計的設置

（1）在原理圖編輯器窗口，選擇File→Export Physical命令，如圖4-6-2所示。

（2）在Package Design選項下，單擊Advanced按鈕。

打開Packager Setup窗口，如圖4-6-3所示，可以設置6個選項：Properties、State File、From Layout、Report、Layout、Subdesign。

Properties為默認選項，設置原理圖打包屬性，可以定義屬性用于打包，也可以指定某些屬性打包時不考慮，還可以設置在輸出報告時的屬性，也可以單擊Property Flow Setup 按鈕設置默認屬性。

從圖4-6-3可以看出，在Properties欄可以變更7種類型的屬性。

?Package：包括的是原理圖中有相同屬性的元件。沒有相同屬性的元件不會打包到一起。如果想要將某些屬性相同的元件打包到一起，就將其屬性加入此欄，單擊Add按鈕即可。如果想要移走，單擊Remove按鈕。

?Strict Package：此欄用于限制打包，指定僅有此屬性的元件才可以打包到一起。僅包含帶有此打包屬性的實體，不能打包任何其他屬性。

?Component definition properties：指定元件定義屬性的名稱。打包時用于創建可以交換的物理元件。

?Component instance properties：指定元件實體屬性的名稱。打包時用于創建可以交換的物理元件。

?Property Confilicts：定義從pstprop.dat 文件中過濾的屬性。

?Filter Properties：在打包輸出文件中忽略某些屬性。

?Pass：輸出元件屬性。

單擊Property Flow Setup按鈕可改變Design Entry HDL 和PCB 編輯器的默認屬性流程，也可以從pxlba.txt 文件導入屬性和打包的文件。

（3）在Properties選項卡中，定位到Component Instance屬性列表，并單擊右邊的Add按鈕，如圖4-6-4所示。

（4）在Add Property窗口，如圖4-6-5所示，進入hard_location并單擊OK按鈕。如圖4-6-6所示，HARD_LOCATION出現在Component Instance屬性列表里。這個屬性防止設計參量的重命名，并且把重復使用的DAAMP模塊聯系起來。

（5）在Packager Setup窗口，單擊Subdesign選項卡，如圖4-6-7所示。

Subdesign選項卡可以指定如何打包層次設計中的模塊，可以為模塊創建指定的子設計狀態文件。在定義子設計狀態文件之后，可以強制打包子設計中的每個元件進入子設計狀態文件，甚至可以定制如何打包子設計狀態文件來代替新的子設計。

?Generate Subdesign：創建子設計狀態文件。子設計是打包過的包含邏輯的模塊，可以被重用。使用打包工具，可以保存子設計的打包內容為子設計狀態文件。單擊Add按鈕添加子設計名稱。

?Force Subdesign：強制打包進入子設計。將子設計中的每個實體打包進子設計狀態文件。單擊Add按鈕添加子設計名稱。

?Use Subdesign：如果想要應用子設計狀態文件的打包信息，僅給子設計中那些新的實體打包。可以改變子設計，而不影響已經存在的其他子設計。

?Subdesign Suffix：為重用模塊定義不同的編號，默認是“_”。

（6）定位到Use Subdesign選項，并單擊右邊的Add按鈕，如圖4-6-8所示。

（7）在Add Subdesign對話框中輸入daamp并單擊OK按鈕，如圖4-6-9所示。daamp顯示在Use Subdesign列表中，如圖4-6-10所示。

（8）單擊OK按鈕返回Export Physical窗口。

（9）在Export Physical窗口，關閉Update PCB Editor Board（Netrev）選項。

（10）單擊OK按鈕，當打包完成后，單擊NO按鈕跳過報告窗口。原理圖被標注并保存到磁盤。

3.顯示賦值屬性

（1）在層次視圖中，單擊data設計。在data設計下，單擊每一個daamp設計，原理圖有相同的設計參量，這是原始設計參量保存在了新建模塊的緣故。

（2）選擇Tools→Occurrence Edit命令并單擊Yes按鈕擴展設計。注意，擴展后設計的所有數據和原理圖會保存在磁盤。

（3）在層次視圖中，單擊每個daamp設計，每個模塊的設計參量都不同。這些是元件的實體屬性，實體屬性存儲在root設計中，設計參量用下標顯示。

（4）觀察daamp配置時，單擊Tools→Occurrence Edit命令，如圖4-6-11所示。

一個原理圖包含了不止一個參量，必須使用Occurrence Edit命令來查看打包圖。

（5）在層次視圖中，單擊root設計返回第一頁的設計。

4.查找元件和網絡

（1）選擇Tools→Global Find命令。

（2）定位到Global Find窗口，如圖4-6-12所示，在左上角的Name區域寫入tc55b4257。單擊Find按鈕，8個TC55B4257元件被列出來。

在Name區域輸入想要查找的網絡和器件名，單擊Find按鈕，單擊列表中的器件或網絡，該器件或網絡會高亮顯示，其中Hierarchical Names和Library Locations是查看方式選項，表示用層次名還是庫的位置來查看。

（3）在With Properties選項下，輸入以下信息：Name——location，Value——u1。

（4）單擊Find按鈕，如圖4-6-13所示。單擊列表定位到元件u1。

（5）單擊按鈕清除With Properties選項的全部內容，如圖4-6-14所示。

（6）選擇Net選項，在Name區域輸入ra＜15..0＞，如圖4-6-15所示。

（7）單擊Find按鈕，該總線顯示在列表中。設計的三個頁面都存在該總線。

（8）單擊Library Locations單選按鈕改變對象列表的排列方式，如圖4-6-16所示。

5.使用全局向導

層次圖設計中的網絡的所有別名都顯示在Global Navigation 窗口中，可以單擊任何名稱查看網絡。

（1）在Name區域輸入vclk。

（2）單擊Find按鈕，顯示兩個daamp下的vclk網絡，如圖4-6-17所示。

（3）選擇Navigate選項，單擊其中的一個vclk通過層次圖進入，如圖4-6-18所示。打開Global Navigation窗口。

（4）單擊Close按鈕關閉Global Find窗口。

（5）在Global Navigation窗口，單擊Next按鈕，如圖4-6-19所示。

通過vclk網絡的參數看到Global Navigation窗口包含一個叫vclka的網絡，該網絡在root和data設計中。在PCB編輯器的網絡列表中，這兩個網絡被合并為一個，命名為vclka。

（6）選擇View→Global Navigate命令關閉Global Navigate窗口。