- Cadence Concept-HDL&Allegro原理圖與電路板設(shè)計
- 周潤景 李琳編著
- 914字
- 2019-01-01 05:59:21
1.4 Cadence Allegro SPB新功能介紹
Cadence Allegro SPB 16.3新版本強化了HDI(High Density Interconnect)檢查及相關(guān)功能,使其得到更完善的支持,增加了3D顯示效果,可方便應(yīng)用于HDI及機構(gòu)的檢視中。而設(shè)計規(guī)范也針對High Speed、DFM 新增規(guī)則的設(shè)定,進一步完善了整個設(shè)計的檢查。
1.過孔列表的規(guī)則檢查
Via List可對群組(如Net Classes、Buses、Differential Pairs、Xnets、Nets)或單一對象定義via可使用的種類,也可應(yīng)用于某個區(qū)域,管控這個區(qū)域內(nèi)只允許使用某些via種類,如圖1-4-1所示。
2.3D顯示效果
3D環(huán)境支持多種過濾設(shè)置、視圖抓拍、圖像顯示系統(tǒng),例如,可進行立體顯示、透明度和線框設(shè)置,以及拖動鼠標(biāo)進行平移、縮放和旋轉(zhuǎn)視圖操作。3D瀏覽器也支持復(fù)雜過孔結(jié)構(gòu)和孤銅的顯示,如圖1-4-2所示。使用指令結(jié)構(gòu)可以打開多個顯示窗口,并且3D圖像可以以JPEG的格式被保存。

圖1-4-1 過孔列表規(guī)則檢查

圖1-4-2 瀏覽器支持顯示復(fù)雜的過孔結(jié)構(gòu)和電路板的孤銅區(qū)域
Flipboard功能是將設(shè)計數(shù)據(jù)庫中設(shè)計界面的Y軸反相,這種“翻轉(zhuǎn)”后重新顯示可以把從底部到頂部的查看角度調(diào)整為從頂部到底部。對于在實驗室或生產(chǎn)車間的硬件工程師來說調(diào)試一個電路板底層是至關(guān)重要的。Flipboard不僅可以查看電路板,而且在此模式下也可以進行設(shè)計的修改。
3.動態(tài)銅箔
動態(tài)銅箔技術(shù)提供了實時填充和挖空功能。動態(tài)銅箔的參數(shù)有3個不同的設(shè)置:全局參數(shù)設(shè)置,銅箔形狀,層次結(jié)構(gòu)。動態(tài)銅箔在走線、過孔和元件的添加時能夠產(chǎn)生自動的避讓效果,當(dāng)物體被移開時會自動填充上。在操作執(zhí)行后動態(tài)銅箔不需要再進行自動空隙或其他后處理步驟。
4.差分對相位控制
隨著技術(shù)的不斷發(fā)展,需對差分對進行更加嚴(yán)格的檢查,尤其是并行類型的總線(如QPI、SMI、PCI Gen 2、DDR、QDR和Infiniband)。新版本中使用了動態(tài)相位檢查技術(shù),對差分對路徑中每個轉(zhuǎn)角之間造成的路徑差異進行檢查,如圖1-4-3所示。
5.群組鎖定
可以將群組鎖定,防止移動時單獨移動某個零件。當(dāng)群組被鎖定后,在移動時就是將整個群組作為一個組來移動,如圖1-4-4所示。

圖1-4-3 動態(tài)相位檢查

圖1-4-4 設(shè)置群組鎖定
6.增強焊盤連接
該功能在布線時可以改善走線與焊點之間的連接,同時也能避免產(chǎn)生一些尖角,并且支持圓形、方形和橢圓形焊點,確保布線與焊點邊界保持垂直或以非銳角的方式連接,如圖1-4-5所示。
7.負(fù)片規(guī)則檢查
增加了對負(fù)片plane sliver的檢查,顯示DRC-Negative plane slivers,如圖1-4-6所示。

圖1-4-5 布線與焊點邊界

圖1-4-6 負(fù)片規(guī)則檢查
- 基于EDA的電子技術(shù)課程設(shè)計
- SMT核心工藝解析與案例分析(第2版)
- 面向5G的蜂窩物聯(lián)網(wǎng)(CIoT)規(guī)劃設(shè)計及應(yīng)用
- 雷達目標(biāo)特性及MATLAB仿真
- 電子制作入門一點通
- LTE FDD技術(shù)原理與網(wǎng)絡(luò)規(guī)劃
- 艦船尾跡的電磁成像機理及特征提取技術(shù)
- Android多媒體編程從初學(xué)到精通
- 信號處理教程
- SMT制造工藝實訓(xùn)教程
- 認(rèn)知無線電網(wǎng)絡(luò)資源分配
- MIMO-OFDM技術(shù)原理
- 數(shù)字?jǐn)U聲系統(tǒng)搭建解析
- 電子技術(shù)及技能訓(xùn)練
- Android App開發(fā)從入門到精通