- Cadence Concept-HDL&Allegro原理圖與電路板設(shè)計(jì)
- 周潤景 李琳編著
- 833字
- 2019-01-01 05:59:21
1.3 設(shè)計(jì)流程
整個(gè)電路板的設(shè)計(jì)流程可分為下列3個(gè)主要部分。
1.前處理
此部分主要是進(jìn)入PCB前的準(zhǔn)備工作。
1)原理圖的設(shè)計(jì) 設(shè)計(jì)者根據(jù)設(shè)計(jì)要求用Capture軟件繪制電路原理圖。
2)創(chuàng)建網(wǎng)絡(luò)表 繪制好的原理圖經(jīng)檢查無誤后,可以生成送往Allegro的網(wǎng)絡(luò)表,網(wǎng)絡(luò)表文件包含3個(gè)部分,即pstxnet.dat、pstxprt.dat和pstchip.dat。
3)建立元器件封裝庫 在創(chuàng)建網(wǎng)絡(luò)表之前,每個(gè)元器件都必須有封裝。實(shí)際元器件的封裝是多種多樣的,如果元器件的封裝庫中沒有所需的封裝,就必須自己動(dòng)手創(chuàng)建元器件封裝,并將其存放在指定目錄下。
4)創(chuàng)建機(jī)械設(shè)計(jì)圖 設(shè)置印制電路板外框及高度限制等相關(guān)信息,產(chǎn)生新的機(jī)械圖文件(Mechanical Drawing)并存儲(chǔ)到指定目錄下。
2.中處理
此部分是整個(gè)電路板設(shè)計(jì)中最重要的部分。
1)讀取原理圖的網(wǎng)絡(luò)表 將創(chuàng)建好的網(wǎng)絡(luò)表導(dǎo)入Allegro軟件,取得元器件的相關(guān)信息。
2)擺放機(jī)械圖和元器件 首先擺放創(chuàng)建好的機(jī)械圖,其次擺放比較重要的或較大的元器件,如I/O端口元器件、集成電路,最后擺放小型的元器件,如電阻、電容等。
3)設(shè)置電路板的層面 對(duì)于多層的印制電路板,需要添加電路板的層面,如添加VCC、GND層等。
4)進(jìn)行布線(手工布線和自動(dòng)布線) 手工布線可以考慮到整個(gè)電路板的布局,使布線最優(yōu)化,缺點(diǎn)是布線時(shí)間較長;自動(dòng)布線可以使布線速度加快,但會(huì)使用較多的過孔,有時(shí)自動(dòng)布線的路徑不一定是最佳的,故經(jīng)常需要把這兩種方法結(jié)合起來使用。
5)放置測試點(diǎn) 放置測試點(diǎn)的目的是檢查該電路板能否正常工作。
3.后處理
此部分是輸出電路板的最后工作。
1)文字面處理 為了使繪制的電路圖清晰易懂,需要對(duì)整個(gè)電路圖的元器件序號(hào)進(jìn)行重新排列,并使用Back Annotation命令,使修改的元器件序號(hào)在原理圖中也得到更新。
2)底片處理 設(shè)計(jì)者必須設(shè)定每一張底片是由哪些設(shè)計(jì)層面組合而成的,再將底片的內(nèi)容輸出至文件,然后將這些文件送至印制電路板生產(chǎn)車間制作電路板。
3)報(bào)表處理 產(chǎn)生該電路板的相關(guān)報(bào)表,以提供給后續(xù)的工廠工作人員必要的信息。常用的報(bào)表有元器件報(bào)表(Bill of Material Report)、元器件坐標(biāo)報(bào)表(Component Location Report)、信號(hào)線節(jié)點(diǎn)報(bào)表(Net List Report)、測試點(diǎn)報(bào)表(Testpin Report)等。
- 信息論基礎(chǔ)(第2版)
- Android底層開發(fā)技術(shù)實(shí)戰(zhàn)詳解
- 電子產(chǎn)品組裝技能演練
- iPhone開發(fā)入門與實(shí)戰(zhàn)
- 智慧城市:城市品質(zhì)新思維
- 電子技能與實(shí)訓(xùn)項(xiàng)目教程
- 上門速查快修新型VCD/DVD機(jī)500例
- 視聽技術(shù)教程
- 信號(hào)完整性分析與設(shè)計(jì)
- NI Multisim 11電路仿真應(yīng)用
- Premiere影視動(dòng)畫后期合成
- 大話常用電子電路
- 現(xiàn)代電信名詞術(shù)語解釋(第二版)
- 現(xiàn)代聲像技術(shù)
- 新一代無線技術(shù)頻譜分配機(jī)制與應(yīng)用