4.10 創建網表報告

Design Entry HDL 可以創建網表，用于：

?打包設計；

?數字仿真；

?可編程IC仿真；

?模擬混合信號仿真。

Design Entry HDL 生成網表時，做以下操作：

?檢查圖的Verilog 和VHDL兼容性；

?檢查端口、端口模式和類型；

?檢查元件。

（1）在原理圖編輯器窗口，選擇Tools→Packager Utilities→Netlist Reports命令，彈出Netlist Reports窗口，圖4-10-1所示。

?Concise Netlist（dialcnet.dat）：簡明網表，此網表中包括的網絡至少有兩個節點，接口信號和NC都不會包括在內。網絡列表格式如下：網絡名稱，元件編號，引腳屬性，元件類型。

?Concise Body-Ordered Netlist（dialbonl.dat）：參考編號網表，與Concise Netlist 中包含的信息相同，但是是以參考編號排序的。

?Concise Parts-List（dialcprt.dat）：元件列表。格式如下：元件類型，元件編號（如果元件有編號屬性）。

?Power and Ground List（dialpgnd.dat）：電源和地引腳列表。格式如下：元件編號，元件類型，電源引腳清單。

?Part Stuff List（dialstf.dat）：元件列表和參考編號。格式如下：元件類型，元件屬性，元件編號。

（2）單擊Run按鈕，顯示網絡列表報告（按信號排序），退出報告。

（3）選擇Concise Body-Ordered Netlist單擊View按鈕，另一個網絡列表報告被顯示（按參考編號排序）。

（4）關閉Netlist Reports窗口。所有報告均存儲在打包視圖。