- Cadence Concept-HDL&Allegro原理圖與電路板設計
- 周潤景 李琳編著
- 449字
- 2019-01-01 05:59:36
4.9 運行電子規(guī)則檢測
Rules Checker 是一個完全的規(guī)則檢查環(huán)境,可以提供預先定義的規(guī)則集,并且可以設定規(guī)則。
(1)在原理圖編輯器窗口,選擇Tools→Packager Utilities→Electrical Rules Check命令,彈出Electrical Rules Check對話框,如圖4-9-1所示。

圖4-9-1 Electrical Rules Check對話框
?Compatible Outputs:檢查網(wǎng)絡中的所有輸出是否有同樣的類型。
?Single Node Nets:如果有的網(wǎng)絡只有一個節(jié)點,就會給出一個警告報告,可以定位這個警告并確保每個網(wǎng)絡有兩個到多個連接。可以添加屬性No_Single_Check=True來控制單節(jié)點的檢查。選擇Single Node Net→Run命令后將產生一個單網(wǎng)絡警告的報告,從報告中可知何處出現(xiàn)了單網(wǎng)絡。需要注意的是,此命令是通過檢查網(wǎng)表文件來執(zhí)行的,所以在執(zhí)行此命令前必須先通過Exports Physical 產生輸出網(wǎng)表。
?Source/Driver:檢查每個網(wǎng)絡是否至少有一個輸入和一個輸出引腳。如果有下列情況會報錯:沒有輸出或者雙向引腳;沒有輸入或者雙向引腳;僅有一個雙向引腳。
?Net Loading:檢查每個輸出引腳是否有足夠的負載能力。當檢查雙向引腳時,全部的輸入負載減去引腳的輸入負載。
?Pin Direction:檢查設計中的每個引腳是否被定義為Input、Output、Bidirectional。
(2)單擊Run按鈕。設計中網(wǎng)絡缺失輸入、輸出引腳。
(3)退出報告。