首頁(yè) > 計(jì)算機(jī)網(wǎng)絡(luò) > 編程語(yǔ)言與程序設(shè)計(jì) > AMD FPGA設(shè)計(jì)優(yōu)化寶典：面向Vivado/VHDL
舉報(bào) 
會(huì)員
AMD FPGA設(shè)計(jì)優(yōu)化寶典：面向Vivado/VHDL
最新章節(jié)：
反侵權(quán)盜版聲明
本書(shū)以Xilinx公司（目前已被AMD公司收購(gòu)）的7系列FPGA、UltraScale/UltraScale+FPGA和VersalACAP內(nèi)部架構(gòu)為基礎(chǔ)，介紹與之匹配的RTL代碼的風(fēng)格（采用VHDL語(yǔ)言）和基于Vivado的設(shè)計(jì)分析方法。全書(shū)共10章，包括時(shí)鐘網(wǎng)絡(luò)、組合邏輯、觸發(fā)器、移位寄存器、存儲(chǔ)器、乘加運(yùn)算單元和狀態(tài)機(jī)的代碼風(fēng)格和優(yōu)化方法，也包含扇出和布線擁塞的優(yōu)化方法。本書(shū)可供電子工程領(lǐng)域的本科生和研究生學(xué)習(xí)參考，也可供FPGA工程師和自學(xué)者參考使用。
最新章節(jié)
- 反侵權(quán)盜版聲明
- 10.6 思考空間
- 10.5 緩解布線擁塞的正確流程
- 10.4 從代碼層面降低布線擁塞程度
- 10.3 利用約束緩解布線擁塞
- 10.2 利用設(shè)計(jì)流程改善布線擁塞
上架時(shí)間：2023-12-12 18:48:26
出版社：電子工業(yè)出版社
上海閱文信息技術(shù)有限公司已經(jīng)獲得合法授權(quán)，并進(jìn)行制作發(fā)行
