Verilog HDL數(shù)字系統(tǒng)設(shè)計及實踐
本書介紹硬件描述語言VerilogHDL及電路設(shè)計方法，共11章，主要內(nèi)容包括：VerilogHDL層次化設(shè)計、VerilogHDL基本語法、VerilogHDL行為描述、組合邏輯建模、行為級仿真模型建模、各層次VerilogHDL描述形式與電路建模、任務(wù)和函數(shù)、編譯預(yù)處理、VerilogHDL設(shè)計與綜合中的陷阱、異步設(shè)計與同步設(shè)計的時序分析。
·12.6萬字
