登錄???|???注冊
劉睿強 童貞理 尹洪劍編著
作品粉絲 16 人
全部作品
本書介紹硬件描述語言VerilogHDL及電路設計方法，共11章，主要內容包括：VerilogHDL層次化設計、VerilogHDL基本語法、VerilogHDL行為描述、組合邏輯建模、行為級仿真模型建模、各層次VerilogHDL描述形式與電路建模、任務和函數、編譯預處理、VerilogHDL設計與綜合中的陷阱、異步設計與同步設計的時序分析。
劉睿強 童貞理 尹洪劍編著 ·軟件工程 ·12.6萬字
網站合作：傅女士 fuli.a@yuewen.com
雙新用戶（設備和賬號都新為雙新用戶）下載并登錄后1-20天最多可免費領取20本會員/單訂書且可免費讀10天
Copyright (C) 2025 www.cqxianglaokan.com All Rights Reserved 上海閱文信息技術有限公司 版權所有 粵公網安備 44030002000001號 ???? 增值電信業務經營許可證：粵B2-20090059???? 互聯網ICP備案號： 粵B2-20090059-5 ???? 舉報電話：010-59357051 營業執照 網絡文化經營許可證：滬網文 (2023) 3296-228號 網絡出版服務許可證：（署）網出證（滬）字第055號????互聯網宗教信息服務許可證：滬（2023）0000015
QQ閱讀手機版
