FPGA/CPLD應(yīng)用技術(shù)（Verilog語(yǔ)言版）
本書(shū)以工作任務(wù)為導(dǎo)向，系統(tǒng)介紹了可編程邏輯器件基本結(jié)構(gòu)、Verilog語(yǔ)言設(shè)計(jì)基礎(chǔ)、組合邏輯電路設(shè)計(jì)方法、時(shí)序邏輯電路設(shè)計(jì)方法、狀態(tài)機(jī)基本概念以及數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐和經(jīng)驗(yàn)。全書(shū)共安排了24個(gè)工作任務(wù)，由工作任務(wù)入手，引入相關(guān)知識(shí)和理論，通過(guò)技能訓(xùn)練引出相關(guān)概念、設(shè)計(jì)技巧，體現(xiàn)做中學(xué)、學(xué)中練的教學(xué)思路。在敘述方式上，本書(shū)避免整頁(yè)的長(zhǎng)篇大論方式，引入了與實(shí)踐相關(guān)的圖、表、小提示、小問(wèn)答、小經(jīng)驗(yàn)、小知識(shí)等內(nèi)容形式。
·14.4萬(wàn)字
