基于FPGA CPLD的EDA技術(shù)實用教程
現(xiàn)代數(shù)字系統(tǒng)設(shè)計一般采用硬件描述語言實現(xiàn)，而VerilogHDL具有簡捷、高效、易學(xué)、功能強的特點，具有廣泛的應(yīng)用群體；在工程實際中，基于FPGA/CPLD器件的數(shù)字應(yīng)用系統(tǒng)占很大比例，因此，本書基于FPGA/CPLD器件開發(fā)工具QuartusⅡ及硬件描述語言VerilogHDL講述現(xiàn)代數(shù)字系統(tǒng)設(shè)計。全書共分8個項目，通過實例由淺入深地介紹了利用VerilogHDL進行數(shù)字系統(tǒng)設(shè)計的方法和技巧。書中所有的實例全部通過了調(diào)試驗證。本書可作為高職高專電子工程、通信、電氣自動化、計算機應(yīng)用技術(shù)、儀器儀表等專業(yè)的教材，也可作為自學(xué)用書。
·7.5萬字
