1.4 模擬集成電路在實際應用中應注意的問題

模擬集成電路（尤其是運算放大器）在使用時，通常應注意以下問題。

1.4.1 參數應符合要求

模擬集成電器在使用時，應先確認其工作參數是否符合要求。可以采用簡單測量方法或專用的參數測試儀器來測量。

1.4.2 應設置保護電路

根據實際工作的需要，對所使用的集成電路加裝保護電路。例如：輸入保護、輸出保護、電源極性接錯保護與電源啟動瞬時過電壓保護等。

1.4.3 要合理使用調零電路

對于運算放大器來說，由于失調電壓和失調電流的存在，當輸入信號為零時，輸出一般不為零。為此，就需要有調零措施，以補償因輸入失調造成的影響，使放大器輸入為零時，輸出也為零。另外，通過調零，也可檢查運算放大器工作是否正常。常用調零方式示意圖如圖1-13所示。

1. 外接調零電位器

外接調零電位器的方法如圖1-13（a）、（b）所示。其中，圖1-13（a）所示是采用調集成電路內輸入級內接晶體管集電極電阻值的方式。圖1-13（b）所示是采用改變集成電路內輸入級有源負載的射極電阻值，以達到輸出為零的目的。

2. 引入電壓至輸入級

圖1-13（c）所示是利用電源電壓+EC和-EC通過電位器RP引入一個電壓到輸入級，調節RP的大小即可補償輸入失調對輸出的影響。

這種調零方式的缺點：當電源電壓穩定性不好時，將會在輸出端引起附加的漂移電壓。

3. 外接閉環反饋電路

圖1-13（d）所示由于調零補償端（?腳內）是在集成電路的放大電路內部。當在該集成電路外部外接閉環反饋電路以后，即包括在外部的閉環回路內，產生的漂移可受到負反饋的削弱。由此，也可對調零進行適當的補償。

4. 加接穩壓電源

圖1-13（e）所示是采用一個質量較好的穩壓電源EA，通過RP給同相信號輸入端加入一個補償電壓，使輸出為零。

采用加接穩壓電源的方式進行調零的缺點是需外接一只穩壓電源。

1.4.4 自激的消除方法

對于運算放大器來說，為了保證運算精度，多采用深度負反饋。由于線性集成電路本身的增益又很高，這就使集成運算放大器很容易產生自激振蕩，如果不消除自激振蕩，集成運算放大器根本無法正常工作。

1. 自激的特征

在調試過程中，當輸入為零時，輸出總是處于飽和狀態，或示波器的熒光屏上總是有一定幅值和頻率的輸出電壓，這就是自激振蕩現象。

2. 自激的鑒別

（1）自激具有周期性

大多數自激振蕩都是周期性的，故可以在示波器的熒光屏上調出穩定的信號。一些復雜的電路，可能同時產生頻率不同的振蕩。如果電路中含有變壓器、扼流圈等磁性元件，有時強大的自激振蕩將迫使線圈產生機械振動，一個以上頻率的電路振蕩和機械振動攪在一起，很難在熒光屏上觀察到穩定的波形。在這種情況下，不要輕易將自激振蕩判斷為隨機噪聲。

（2）寄生反饋會產生間歇自激

當電路中存在有很強的寄生反饋時，往往會產生間歇振蕩。間歇振蕩的包絡頻率通常較低，當包絡內的高頻振蕩頻率超出示波器的通頻帶時，在熒光屏上觀察到的只是低頻振蕩。

鑒別其究竟是真正的低頻寄生振蕩，還是高頻的間歇振蕩，可以改變電路的接線或用手觸摸電路的某些部位。如果是低頻自激振蕩，不會受微小的寄生電容量、電感量的影響。受到影響而使振蕩的幅度發生明顯變化的，則必定是高頻間歇振蕩。

（3）自激振蕩回路Q值不高

在大多數情況下，產生自激振蕩的振蕩回路Q值不會很高。因此，低頻寄生振蕩的波形很少是純度高的正弦波，幅度一般很大，幾乎接近電源電壓。而頻率較高的自激振蕩幅度往往較小，波形比較接近正弦波。例如，運算放大器中產生的高頻振蕩振幅會受到運算放大器速率的限制，諧波分量在很大程度上受到寄生分布電容量或示波器通頻帶的影響，在示波器熒光屏上顯示出的幅度不太大，形狀接近正弦波。

（4）高頻自激易受分布參數影響

較高頻率的自激振蕩容易受電路分布參數的影響，其振蕩幅度、波形及頻率往往因測試儀器接入點不同、測試線的長短、人體的接近與觸摸而變化。

對于這類自激振蕩，可在最敏感的部位對地接一個數十或幾百皮法的電容器，一般可以消除。

（5）大信號自激有時會與有用信號疊加

工作于大信號情況下的模擬電路，有時寄生振蕩會與有用信號的某一部分進行疊加，如圖1-14（a）所示。這是因為器件的工作狀態隨有用信號大幅度改變，寄生反饋的環路增益也隨之改變，疊加有自激振蕩的那一部分波形，相當于器件工作狀態進入滿足自激振蕩啟振條件的區域。當自激振蕩的頻率超出示波器的通頻帶而被濾波時，觀察到的有用信號波形會出現失真。圖1-14（b）所示是一種典型情況，波形出現了一個缺口。

3. 用實驗法確定消振電容器

為了消除自激振蕩，通常都采用加接消振電容器的方法。對于消振電容器的容量值，可以根據振蕩頻率f0來選擇消振元件R、C的數值。可先用示波器或頻率計等儀器測出振蕩頻率f0，然后根據以下公式選取R與C的值。

1/RC≤2πf0

這樣做是為了在振蕩頻率附近降低放大器的開環增益，破壞自激振蕩條件。

也可以先選定一個電容器C，再用一個電位器代替R0用實驗法確定消振電容器的電路，如圖1-15所示。然后調電位器使輸出振蕩消除為止。如果不起作用，可換一個容量值大一些的電容器C再試，直到振蕩消除為止。當然，也可以通過調整電容器C的容量值來消除自激振蕩。

1.4.5 參數不符模擬集成電路的處理

如果使用的模擬集成電路參數不符，可在一定限度內采取改善性能的措施。例如：加輔助調零以改善失調電壓、減小失調電流、提高輸入電阻值、提高負載能力、適當降低工作電源電壓，加大散熱片改善散熱條件等。

總之，對參數不符的集成電路的處理，是要以模擬集成電路能夠穩定、可靠、安全和高性能地工作為基本原則而采取的一種相應措施。

1.4.6 噪聲干擾的消除

要消除噪聲干擾就要知道噪聲的種類及來源，以便于采取正確的方法來減小或消除噪聲干擾。

1. 噪聲的種類及來源

噪聲干擾是模擬電子電路中不需要的信號，應對其進行準確的鑒別，使用模擬集成電路時應采取有效的措施進行消除。

（1）市電干擾

市電干擾的頻率為50Hz或其整數倍，如果模擬電子電路中出現了不需要的、頻率為50Hz或其整數倍的信號，還不能完全斷定是來自市電的干擾。

區分是市電干擾還是寄生振蕩，可以將示波器的掃描同步信號置于市電擋，如能同步，則是市電干擾，因為寄生振蕩的頻率很難與市電頻率（或其整數倍）絲毫不差。

（2）外部非市電干擾

外部非市電干擾與寄生振蕩均是周期性信號。由于外部非市電干擾一般隨時間和空間而變化，例如離干擾源較近時干擾就大，離干擾源較遠時干擾就小。因此，可通過移動被測電路（有條件時，最好移至屏蔽室內），或調查附近有無頻率相同的干擾源存在而確定。

另外，干擾信號往往不是一天24小時都存在。例如，高增益的放大器，在其輸出端可能輸出廣播電臺的信號，廣播電臺的信號在電臺停播時消失，對于調幅廣播信號，還可以在示波器的熒光屏上觀察到音頻范圍的幅度包絡變化。

（3）元器件噪聲干擾

元器件的噪聲干擾具有隨機的性質，顯示在示波器的熒光屏上是雜亂無章的信號波形，無論怎樣調節示波器的掃描同步信號，改變掃描速度，都不能在示波器上觀察到穩定的信號波形。

2. 減小噪聲干擾的方法

模擬電路中的集成運算放大器具有高輸入阻抗和低輸出阻抗的特點，故噪聲干擾信號可通過多種渠道（如電源線等）進入高增益的集成運算放大電路。

因此，在要求嚴格，由集成運算放大電路構成電子設備應用中，必須采取一定的措施，以使噪聲干擾降到最低限度。常見的措施主要有以下6個方面。

（1）每個集成運算放大電路都應有旁路措施

對靠近集成運算放大電路的電源線應跨接一只通用的陶瓷旁路電容器。旁路電容器的電容量必須符合上升時間的要求，且選用溫度穩定和精度為±10%的電容器。

（2）印制電路板的地線應有足夠的寬度

大多數噪聲干擾信號通常都處于射頻段，這些信號具有較強的趨膚效應。因此，設計的印制電路板，在條件允許的條件下，應盡量加寬印制電路板上地線的寬度，以增大地線的表面積，減小地線阻抗，使噪聲干擾信號能夠順暢“入地”。

（3）注意“公共點”和“接地點”的連接方式

接地導線在任何場合均不應用來傳送功率。系統中的“接地”和“公共”導線不能構成環路，否則，接地環路就會將噪聲引入相應的電路。

（4）盡量選用小功率電阻器

除了功率損耗或其他問題對電阻器的功率有要求必須滿足外，一般在集成運算放大電路中應盡量選用小功率的電阻器。

（5）要有穩定的高絕緣輸入

應用運算放大電路組成的高輸入阻抗電路（例如微小電流檢測電路、模擬存儲電路等），特別容易耦合進各種噪聲。故在電路的裝配工藝中，應采用如下的特別措施。

① 提高印制電路板的絕緣性能；對信號輸入端采取隔離措施。

② 采用隔離基極的方法。將絕緣性能極好的聚四氟乙烯（絕緣電阻值為107M?）制成的接線柱隔離基板安裝在印制電路板上，凡高輸入阻抗部分均在此接線柱上連接，從而保證了電路的高絕緣性能，又有一定的抗振性，裝配也很方便。

（6）注意裝配方面的問題

集成運算放大電路基本上都在高增益放大電路的基礎上構成的。輸入端的微小干擾極易影響輸出的信號，特別是在輸入端的電路裝配不當，使耦合進的噪聲引起對輸出電路的干擾時。

因此，在電路裝配時應注意以下4個方面的所示。

① 不要在反相輸入端接過長的連接線和不必要的器件。

② 運算放大器輸入端加二極管和輸入保護時，不要用外殼透明的二極管，即使外殼涂有黑漆層也要注意不能將其漆層碰傷和剝落，以防太陽電池效應產生電勢引起對電路的干擾。

③ 運算放大電路輸入使用較長屏蔽線時，應考慮犧牲響應速率而加10k?、4700pF的補償網絡。在裝配上注意將屏蔽線良好地固定，不要因其振動等不良因素而使充放電成為一種電容式拾音器的干擾源。

④ 應保證滑動觸點、繼電器觸點、印制電路板邊沿接插件、集成電路插頭座、線繞和炭膜電位器等的接觸性能、不要使其成為干擾源。

1.4.7 要正確使用CMOS運算放大器

CMOS運算放大器具有超低漂移、高增益、高共模抑制比等特點，故是放大直流及緩慢變化的微弱信號理想的集成電路。

1. CMOS運算放大器的特點

CMOS運算放大器的特點歸納起來主要有以下6個方面。

（1）輸入阻抗

CMOS運算放大器的輸入阻抗比雙極型運算放大器高得多，一般均大于108?。

（2）增益帶寬及轉換速率

一般的CMOS運算放大器的頻率響應特性遜于雙極型運算放大器。但由于雙極型運算放大器中要使用頻率特性較差的橫向PNP管，故而在實際應用時，CMOS運算放大器的頻率特性不一定低于雙極型運算放大器。

（3）輸入/輸出動態范圍

CMOS運算放大器的輸入/輸出動態范圍比雙極型運算放大器寬。

（4）功率損耗

CMOS運算放大器的功率損耗遠比雙極型運算放大器要小得多。

（5）輸出負載能力

CMOS運算放大器的輸出負載能力要比雙極型運算放大器輸出負載能力弱。

（6）工作電壓范圍

高壓特性的雙極型運算放大器較CMOS運算放大器的工作電壓寬。

2. 使用中應注意解決的問題

CMOS運算放大器由于其本身的特性，在使用中應特別注意解決的問題有以下兩個方面：

（1）輸入端要有保護措施

① 在運輸存貯中，需要用導電材料屏蔽或將外收線全部短路。

② 焊接用的電烙鐵外殼應良好接地。

③ 應保證輸入信號Ui在以下范圍內：

USS≤Ui≤UDD

UDD——集成電路正工作電源電壓。

若Ui超過CMOS運算放大器的電源電壓，應加限流電阻器，以防止保護二極管（在集成電路內部）受損引起可控硅效應。

④ 若信號源與CMOS運算放大器分別用兩組電源供電，應先接通運算放大器電源，再接通信號源電源。關機則反之。

⑤ 不使用的輸入端應根據邏輯特性接“0（低電平）”或“1（高電平）”。

⑥ 用長線輸入信號時，應加限流電阻器（串接在輸入信號線之間）或與接地線絞合（指信號線與地線絞合傳輸），以防止信號線上的感應尖峰信號產生不良影響。

（2）寄生可控硅效應的預防

所謂寄生可控硅效應，就是當CMOS器件受某種意外因素的激發，集成電路的電源引腳UDD與USS間產生的一種低阻狀態，從而使電源劇增而瞬間導致集成電路損壞的現象。這就是CMOS集成電路中的PNPN四層結構所內存的寄生可控硅效應。

對于CMOS運算放大器的這種寄生可控硅效應現象，除了在工藝方面進行改進外，應用集成電路時最好對其供電電源進行限流。通常，寄生可控硅效應的維持電流大于30mA，因此供給CMOS運算放大器的電流只要限制在30mA以內，就可保證不會引起可控硅效應。

1.4.8 集成電路實際應用中遇到的問題及處理

目前，模擬集成電路已應用到各種線性領域，尤其是集成運算放大器是一種具有很高放大倍數的直接耦合放大器，當接適當的輸入網絡和反饋網絡時，可以對信號進行運算、處理、變換，還可以產生各種各樣的波形。對于一些低噪聲、高速率的運算放大器，由于價格較貴，故在使用時應考慮它們的保護問題。盡管許多運算放大器內部設有各種保護電路，但畢竟不太完善，有必要從外接元件上下功夫來提高運算放大器使用的安全性。對集成運算放大器在使用中的保護，主要有以下4個方面。

1. 電源反接保護

電源反接保護電路如圖1-16所示，這是在正、負電源引線上分別串聯一只二極管VD1、VD2。當電源極性連接正確時，VD1、VD2均導通，運算放大器正常得電工作；當電源極性接反時，VD1、VD2均截止，從而保護運算放大器不致損壞。

2. 電源過壓保護

電源過壓保護的常用電路如圖1-17所示。為了防止電源電壓突然升高導致運算放大器損壞，則可按圖1-17（a）所示，在正、負電源上分別設置一個穩壓管和一個場效應管。穩壓管應選擇擊穿電壓大于運算放大器正常的工作電壓，但小于運算放大器的最大額定電壓，其保護原理如下。

① 在正常的電源電壓以下時，穩壓管VD1、VD2截止，運算放大器正常工作，電流低于場效應管飽和漏電電流IDSS，場效應管處于可變電阻區，故交流電阻值很小，只相當于在電源線上串聯了一個很小的電阻器。

② 當電源電壓突然升高時，穩壓管VD1、VD2被擊穿，使電源電壓鉗位，同時穩壓管的反向電流使場效應管VT1、VT2電流提高到IDSS，于是場效應管處于飽和區，交流電阻值很大，呈現高阻抗恒流源特性。

從以上分析不難看出：穩壓二極管VD1、VD2在電路中起鉗位電源電壓的作用；場效應管VT1、VT2在電源突然增加時，利用它的高阻抗恒流源特性來承受所超出的電壓，從而起到了保護運算放大器的作用。

下面重點介紹兩種過壓保護的方法。

（1）利用穩壓管的穩壓特性實現過壓保護

圖1-17（b）所示是利用穩壓二極管穩壓特性來實現過壓保護的，當運算放大器在受到過壓沖擊時，穩壓二極管VD1、VD2處于被擊穿狀態，使運算放大器正、負電源間電壓始終恒定，不受過壓沖擊的影響。

（2）利用壓敏電阻器的壓敏特性實現過壓保護

圖1-17（c）所示是利用壓敏電阻的壓敏特性來實現過壓保護的，當運算放大器在受到過壓沖擊時，壓敏電阻器迅速減小，從而使電壓對運算放大器的沖擊減小。

3. 輸入保護

由于集成運算放大器對輸入信號電壓有一個極限要求，超過此電壓值，則集成運算放大器不能正常工作，甚至會燒壞。因此，有必要加裝輸入保護電路。輸入保護電路的4種常見形式如圖1-18所示，對這4種電路分別介紹如下。

（1）并聯二極管加限流電阻器的輸入保護

圖1-18（a）所示是在運算放大器的輸入端接入電阻器R1和兩個反向并聯的二極管VD1、VD2。當輸入信號幅度較小，其絕對值小于VD1、VD2的導通電壓UD時，VD1、VD2截止，不起作用；當輸入信號幅度較大，其絕對值大于VD1、VD2的導通電壓UD時，VD1、VD2中有一只導通，使運算放大器輸入端的輸入信號幅度被鉗制在±UD以內，從而防止運算放大器因輸入電壓過高而損壞。

（2）共模輸入保護

圖1-18（b）與（c）所示是共模輸入保護電路。其中：

① 圖1-18（b）所示是輸入電壓范圍為±0.6～±0.7V，缺點是輸入電阻值降低了。

② 圖1-18（c）所示電路中，穩壓二極管的穩壓值可根據運算放大器允許輸入的最大信號峰值來選擇，這種輸入保護電路的輸入電壓范圍較寬，且輸入電阻值亦較大，故在大信號輸入時常采用這種保護電路方式。

（3）差模輸入保護

圖1-18（d）所示是一種差模輸入保護電路，其運算放大器作差動放大時使用。

（4）輸入保護實際應用電路

圖1-19所示是選自一種漏電脈沖繼電器由運算放大器構成的單元放大電路，是一種輸入保護實際應用電路，該單元電路是將電流互感器要測到的信號進行放大。電路中的VD7、VD8（2只1N4002）并聯在運算放大器LM324的輸入端?、?腳，就是起防止輸入信號過強而使運算放大器損壞的作用，從實際使用效果來看，這種保護措施十分有效。

事實上，這種保護措施不可避免地在運算放大器中產生自鎖現象。

所謂自鎖現象，簡單地講就是過強的輸入信號使運算放大器輸入級的三極管處于飽和狀態，而使運算放大器不能調零，產生輸入信號加不進去的現象。這種自鎖現象的出現有時并不會造成運算放大器的損壞，斷電以后，經過一段時間可能恢復正常。但應盡量避免產生這種情況，畢竟它會影響運算放大器的正常工作；如果自鎖現象嚴重時，也有可能燒壞運算放大器。

對于圖1-18（a）所示電路，還可以避免在運算放大器中產生“堵塞”現象。

4. 輸出保護

由于集成運算放大器在處于過載或短路狀態時，輸出電流將明顯增大，以至于損壞運算放大器，故應有保護措施，輸出保護常用的有以下4種電路。

（1）鏡像電流源保護

采用鏡像電流源保護的電路如圖1-20所示。圖中VT1、VT3串聯在運算放大器與電源之間，VT1和VT2及VT3和VT4分別組成鏡像電流源，通過它們的電流基本上是恒定的，同時VT2、VT4管還都具有溫度補償作用。VT2、VT4的基極電位，亦即VT1、VT3的基極電位基本上是恒定的，因此流過運算放大器的電流（即VT1和VT3的電流）受到VT2和VT4基極電位的制約。

① 當流過電源內的電流小于運算放大器的總電流指標時，10?電阻器上的壓降很小，三極管VT1、VT3處于飽和導通狀態，電源上相當于串聯了一個小電阻器Ress（VT1飽和導通后c-e結間的電阻器）。

② 當流過電源內的電流超過運算放大器的允許電流時，就會使電流源進入恒流狀態。這時VT1和VT3具有很高的輸出電阻值（交流電阻值）。只要再增加一點電流，在恒流管VT1和VT3管的集電極分別與正、負電源之間就會產生較大的電壓降，從而使供給運算放大器的電源電壓降低，并限制了運算放大器的總電流，所以保護電路不僅限制了電流，還起到了限制功率的作用。

（2）串聯輸出限流電阻器保護

輸出串聯電阻器、場效應管及用穩壓管鉗位的保護電路如圖1-21所示。

圖1-21（a）所示是一種串聯輸出限流電阻器的保護電路。電阻器R0的位置只能放在反饋環內，否則將會使輸出電阻值明顯增大，從而影響輸出功率。

（3）加接場效應管保護

圖1-21（b）所示是一種在輸出端加接場效應管的保護電路。這種保護方式可以保證電路輸出較大的功率。

（4）穩壓管鉗位保護

圖1-21（c）所示是利用穩壓管鉗位電路作輸出過壓保護，將兩個硅穩壓管對接后連接在運算放大器的反饋電路中。正常工作時，輸出電壓Uo小于穩壓管穩定電壓UZ，該支路不起作用。

當輸出電壓大于（UZ+0.6V）時，就有一個穩壓管導通，另一個穩壓管反向擊穿，負反饋加強，反輸出電壓限制在±（UZ+0.6V）的范圍內，從而防止了輸出過電壓。