第5章 設(shè)置Logic的設(shè)計(jì)規(guī)則

Logic中的設(shè)計(jì)規(guī)則表現(xiàn)為在原理圖中設(shè)置的布線約束條件。使用PADS 2007完成整個(gè)電路設(shè)計(jì)任務(wù)時(shí)，可把Logic中設(shè)置的設(shè)計(jì)規(guī)則傳遞到Layout中，用做布線的規(guī)則。本章主要介紹如何在Logic中設(shè)置設(shè)計(jì)規(guī)則。第14章也是關(guān)于設(shè)計(jì)規(guī)則的內(nèi)容，討論的是在PCB布線階段所需的約束條件，讀者需加以區(qū)別。