- Cadence Concept-HDL&Allegro原理圖與電路板設計
- 周潤景 李琳編著
- 223字
- 2019-01-01 05:59:41
6.1 加載網表
(1)在項目管理器中,單擊Design Entry,在原理圖編輯器中選擇File→Export Physical命令。
(2)選擇Update PCB Editor Board(Netrev)選框。
(3)在Input Board File區域,單擊Browse按鈕。選擇User1/ftb/pcb目錄,選擇partial_placed.brd文件并單擊Open按鈕,partial_placed.brd文件存入Input Board區域。修改partial_placed.brd文件的路徑,如圖6-1-1所示。
(4)在Output Board File區域,輸入pcbxxx。
(5)在Electrical Constrains選項下,選擇Overwirte Current Constrains選項。
(6)單擊OK按鈕,root設計被封裝,PCB編輯器的網絡表也被制作。
(7)當導出完全成功后,單擊No按鈕跳過詳細報告。在原理圖編輯器中,選擇File→Exit命令。

圖6-1-1 設置Input Board File區域