- Cadence Concept-HDL&Allegro原理圖與電路板設計
- 周潤景 李琳編著
- 374字
- 2019-01-01 05:59:40
5.3 相對傳輸延遲
（1）創建匹配組，選擇Net→Routing→Relative Propagation Delay工作表，如圖5-3-1所示。
（2）在Objects欄下，單擊左鍵選擇網絡AEN、MRD和MWR，如圖5-3-2所示。
圖5-3-1 約束管理器
圖5-3-2 選擇AEN、MRD和MWR
（3）選擇Objects→Create→Matched Group命令，打開Create Match Group對話框，將Match Group命名為match1，并單擊OK按鈕，如圖5-3-3所示。
（4）在Objects欄里選擇MATCH1組，Type欄顯示了MGrp（匹配組），如圖5-3-4所示。
圖5-3-3 Create Match Group對話框
圖5-3-4 MATCH1組
（5）定義相對延遲，在MATCH1中的Delta：Toleranc區域輸入150mil，如圖5-3-5所示。
圖5-3-5 設置MATCH1的Toleranc區域
引腳延遲屬性，允許在傳輸延遲和差分對相位檢查中計算額外的延遲，此屬性代表的是內部封裝的延遲。Pin Pairs約束的是封裝引腳到封裝引腳。Pin Delay屬性代表的是封裝引腳到Die Pad的距離，另外一個作用是代表距離子板上連接器的引腳延遲值。SPB15.2提供這個選項在元件庫中定義封裝延遲和在約束管理器中查看其值，用匹配Die Pad到Die Pad的延遲來代替引腳延遲。
（6）選擇File→Save命令，保存設置。