前言

Cadence SPB 16.3是Cadence公司新推出的功能強大的EDA開發(fā)工具包，它提供從原理圖設(shè)計輸入、分析到PCB設(shè)計、PCB制造文件輸出等一整套工具。

Cadence提供兩個集成的、從前端到后端的設(shè)計解決方案，即由Concept-HDL到Allegro，以及Capture到Allegro，本書講述的是前者，后者可參考相關(guān)書籍，如《Cadence高速電路設(shè)計與仿真》，幫助設(shè)計者應對復雜的PCB設(shè)計，可用于先進的高速、約束驅(qū)動電路板的設(shè)計。

本書根據(jù)作者多年的工作經(jīng)驗，以具體的電路為例，系統(tǒng)地介紹Concept-HDL和Allegro在原理圖和PCB設(shè)計中的方法。本書分為22章和兩個附錄，主要介紹項目管理器、Concept-HDL原理圖設(shè)計工具、約束管理器、工程變更、設(shè)計重用、焊盤制作、元件封裝的制作、電路板的建立、敷銅、差分對、Allegro PCB設(shè)計工具和SPECCTRA布線工具的功能與設(shè)計技巧、添加測試點、Allegro其他高級功能，最后講解利用LP Wizard軟件制作封裝的方法。本書提供書中涉及的范例及技術(shù)文件，以方便讀者更好地理解和掌握所學的內(nèi)容，使讀者對設(shè)計工具有較為深入的理解并基本掌握從原理圖設(shè)計到PCB設(shè)計等一系列設(shè)計步驟的實現(xiàn)方法和技巧。

本書有如下特點：

全面——詳細講解基于Concept-HDL和Allegro設(shè)計電路板的全過程。

實用——書中選擇的例子典型，既全面展示軟件具有的功能，又使讀者學習起來非常方便，難度適中。

專業(yè)——本書已被列為Cadence SPB軟件用戶的技術(shù)培訓教材。

本套書的出版得到了Cadence SPB軟件的中國區(qū)代理商——北京迪浩永輝技術(shù)有限公司黃勝利經(jīng)理和電子工業(yè)出版社電子技術(shù)分社趙麗松社長及張劍編輯的大力支持，在此表示感謝。

本書共22章，由周潤景、李琳編著，全書由周潤景統(tǒng)稿、定稿。張麗娜、徐宏偉、張紅敏、張麗敏、呂小虎、王偉、張鵬飛、任冠中、丁莉、王志軍、胡訓智、解倩倩、蘇良碧參與了本書的編寫，在此表示感謝。

為便于讀者閱讀、學習，特提供本書所講實例下載資源，請訪問http：//yydz.phei.com.cn網(wǎng)站，到“資源下載”欄目下載。

由于Cadence公司的PCB工具性能非常強大，不可能通過一本書完成全部內(nèi)容的詳盡介紹，加上時間與水平有限，不妥之處還望指正。

編著者