- Cadence Concept-HDL&Allegro原理圖與電路板設計
- 周潤景 李琳編著
- 1959字
- 2019-01-01 05:59:27
3.2 連接電路圖
目的：添加并給導線命名，添加總線和地址，復制電路，請參考附錄B的HIGH_SPEED_RAM原理圖。
1.繪制總線（Drawing Buses）
（1）選擇Wire→Draw命令添加導線，如圖3-2-1所示。在連線的同時，可對該線網絡添加信號名。從引腳拉出一根線，單擊鼠標右鍵，從彈出的菜單中選擇Signal Name可以添加網絡名。
（2）單擊左鍵畫出導線的路徑，雙擊斷開導線，如圖3-2-2所示。
圖3-2-1 菜單欄
圖3-2-2 布線
2.命名總線（Buses）
（1）選擇Wire→Singnal Name命令，如圖3-2-3所示。
Queue模式指依次方式，會把rd＜7..0＞和rd＜15..0＞依次附加給三根信號線，放完后Signal Name處為空；Select模式指連續方式，選擇該模式可以連續放置同一個信號名，直至單擊Close按鈕或者切換到Queue模式。
（2）輸入總線信號名rd＜7..0＞、ra＜15..0＞，如圖3-2-4所示。第一個總線的名稱自動跟隨光標生成。
注意
＜ ＞表示總線，對用一根表示多位信號的總線，其信號名的格式為＜MSB..LSB＞，MSB和LSB分別表示信號的最高位和最低位。
圖3-2-3 菜單欄
圖3-2-4 輸入總線信號名
（3）將每一個信號名單擊到信號上，則這根導線自動變成總線形式，如圖3-2-5所示。關閉Singnal Name窗口。
信號名一定要遵循下列規范：
?以字母開頭；
?不能使用VHDL和Verilog 關鍵字；
?不分大小寫。
3.為總線添加支線（Bus Taps）
（1）選擇Wire→Bus Tap命令在總線上引出相應的支線，如圖3-2-6所示。
圖3-2-5 給總線命名
圖3-2-6 菜單欄
（2）在總線和引腳間單擊左鍵，建立連接，如圖3-2-7所示。這個指令會自動生成總線符號并且連接總線。
注意
必須使用Wire→Bus Tap指令來連接總線和引腳。不要使用Wire→Draw指令，DE HDL可能會報錯。
（3）添加16根地址總線，不要連接引腳A＜16＞和A＜17＞，如圖3-2-8所示。單擊右鍵選擇Done命令完成操作。
4.復制總線支線
組（Group）是原理圖中對象的集合，這些元素可以是元件符號、屬性、注釋、線段和點，群組可以是同一頁重復的對象，引腳不能加入群組。定義了群組以后，用戶就可以對組元素同時操作。定義組有幾種方法：矩形框（By Rectangle）、多邊形框（By Polygon）、表達式（By Expression）等，這幾種方法都可以在Group菜單中找到。
圖3-2-7 布線
圖3-2-8 添加地址總線
（1）選擇Group→Create→By Rectangle命令，如圖3-2-9所示。
（2）單擊一個矩形框框住地址總線和導線，如圖3-2-10所示。選擇Group→Copy All[A]按鈕，如圖3-2-11所示，單擊鼠標定位到第二個元件的地址總線上。復制組用Group→Copy All[A]命令。單擊右鍵選擇Done鼠標完成操作。
圖3-2-9 菜單欄
圖3-2-10 框住地址總線和導線
（3）用上述方法連接地址總線RD＜7..0＞的支線。連線如圖3-2-12所示，“？”用于添加網絡標號。
圖3-2-11 菜單欄
圖3-2-12 復制地址總線
5.支線到總線的賦值
（1）縮放原理圖到兩個元件都可見，選擇Wire→Bus Tap Values命令，如圖3-2-13所示。
圖3-2-13 菜單欄
圖3-2-14 Bus Tap Range對話框
（2）設置MSB為15，LSB為0，然后單擊Apply按鈕，如圖3-2-14所示。MSB為最高位，LSB為最低位，Increment為增量值。從高位到低位，單擊鼠標畫一條線，穿過所有的支線，如圖3-2-15所示。松開鼠標后，網絡標號被自動添加，如圖3-2-16所示。
圖3-2-15 用鼠標畫一條線
圖3-2-16 命名地址總線
（3）在Bus Tap Range窗口，設置MSB為7，LSB為0并單擊Apply按鈕。設置總線RD＜7..0＞的地址，單擊鼠標從最頂部滑動到最底部，如圖3-2-17所示，畫一條線。松開鼠標后，網絡標號被自動添加，如圖3-2-18所示。單擊右鍵選擇Done命令完成操作。
圖3-2-17 用鼠標再畫一條線
圖3-2-18 命名地址總線
6.復制元件（Parts）和導線（Wires）
（1）選擇View→Zoom Fit命令，全屏顯示。
（2）選擇Group→Create→By Rectangle命令，用矩形選框框住電路，如圖3-2-19所示。
（3）選擇Group→Copy All[A]命令，并把復制的電路拖動到合適的地方，如圖3-2-20所示。單擊右鍵選擇Done命令，最后按F5鍵刷新屏幕。
圖3-2-19 用矩形選框框住電路
圖3-2-20 復制電路
（4）完成布線，選擇Edit→Delete命令刪除復制的總線名稱RA＜15..0＞和RD＜7..0＞。
（5）選擇Edit→Move命令連接總線，然后選擇總線線路，使其移動到頂部并和起始總線連接起來，如圖3-2-21所示。
圖3-2-21 連接支線和總線
7.完善原理圖
（1）添加RWE、RCS0和RCS1，如圖3-2-22所示。
（2）通過Component Browser從classlib元件庫添加GND，并參考附錄B中的原理圖放置器件，如圖3-2-23所示。
圖3-2-22 添加RWE、RCS0和RCS1
圖3-2-23 添加GND
8.移動組（Group）
（1）選擇Group→Create→By Rectangle命令，框選電路原理圖，如圖3-2-24所示。
（2）選擇Group→Move[A]命令，如圖3-2-25所示，單擊并移動閉合通路的位置使其放置到原理圖的中心。單擊右鍵選擇Done命令完成操作。
9.設計檢查
（1）選擇Tools→Check命令，如圖3-2-26所示，進行實時檢查，如果發現錯誤會提示，每個錯誤均在Markers窗口顯示出來。
圖3-2-24 框選電路原理圖
圖3-2-25 菜單欄
圖3-2-26 菜單欄
（2）在Markers窗口單擊相應的錯誤條目，Design Entry HDL會高亮顯示這些錯誤位置。如果有錯誤，修復錯誤然后重新檢查原理圖，直到無錯誤后關閉Markers窗口。
（3）如果Component Browser窗口仍然開著，選擇File→Exit命令，然后選擇File→Save命令。
保存命令如下。
?保存一個已經存在的設計：File→Save
?用新名稱保存一個已經存在的設計：File→Save As
?保存一個新設計：File→Save
（4）使用Windows Explorer或終端窗口觀察ram目錄的內容。
（5）查看sch_1目錄下的新原理圖文件，名為page1.csb.lck的文件，這是一個上鎖文件，它可以防止在正操作時其他用戶編輯和保存相同的頁面。