1.2.2　不死摩爾定律正從納米深入埃米

就像芯片中的開關一樣，晶體管由源極、漏極和柵極組成。我們可以將晶體管理解為一種類似于“水龍頭”的電子器件，主要用于控制電流（水流）的大小。由于晶體管對電流的控制是通過對柵極施加一個電壓，從而在通道內部產生一個電場，以此來調節源極和漏極之間電流的大小，所以它的全稱是場效應晶體管（Field Effect Transistor，FET）。在操作中，電子從源極流向漏極，并受柵極控制。如圖1-13所示，鰭式FET（FinFET）在22納米節點的首次商業化為晶體管—芯片的微型開關—帶來了顛覆性變革。與此前的平面晶體管相比，與柵極三面接觸的“鰭”所形成的通道更容易控制。但是，隨著3納米和5納米技術節點面臨的難題不斷累積，FinFET的效用已經趨于極限，進一步減小FinFET的尺寸會限制驅動電流和靜電控制能力。此外，雖然“鰭”的三面均受柵極控制，但仍有一面是不受控的，隨著柵極長度的縮短，短溝道效應就會更明顯，也會有更多電流通過器件底部無接觸的部分泄漏，更小尺寸的器件就會無法滿足功耗和性能要求。環繞柵極FET（GAAFET）是一種經過改良的晶體管結構，其中通道的所有面都與柵極接觸，這樣就可以實現連續縮放。

在半導體與集成電路的發展歷程中，硅基出現之后，在成本不變的情況下實現了晶體管數量的不斷增加，這是集成電路行業發展過程中的一個客觀現象。幾十年來，集成電路行業一直試圖跟上并持續這種現象，即保持摩爾定律的步伐，每18～24個月將芯片中的晶體管密度翻一番。事實上，芯片廠商確實也會以18～24個月的節奏推出具有更高晶體管密度的新工藝技術，從而降低每個晶體管的成本。在每個技術節點，設備廠商可以通過縮小晶體管的方法來降低器件面積、成本和功耗并實現性能提升，這種方式也稱為PPAY(26)縮放。

多年前，節點名稱是基于一個關鍵的晶體管指標，即柵極長度。例如，7納米技術節點生產了一個柵極長度為7納米的晶體管。一段時間以來，節點編號已成為單純的營銷名稱。例如，5納米是當今最先進的工藝，但沒有達成一致的5納米規范。3納米、2納米等也是如此。當供應商對節點使用不同的定義時，情況會更加混亂。英特爾正在出貨基于其10納米工藝的芯片，這大致相當于臺積電和三星的7納米工藝產品。

納米階段的競爭還沒有結束，世界領先的廠商已開始了埃米級(27)制程計劃。據悉，半導體制程將于2024年進入埃米時代。2021年7月，英特爾繼在3月宣布IDM 2.0計劃之后，又公布了最新的半導體制程和先進封裝的路線圖。英特爾計劃在2024年用Intel 20A制程將半導體行業帶入埃米時代。英特爾的CEO帕特·基辛格表示：“對于未來十年走向超越1納米節點的創新，英特爾有著一條清晰的路徑。在窮盡元素周期表之前，摩爾定律都不會失效，英特爾將持續利用硅的神奇力量不斷推進創新?！迸_積電2納米Fab 20超大型晶圓工廠已選定建廠地點為新竹寶山，2納米之后的更先進制程已進入埃米時代，預期臺積電將推進到18埃米（1.8納米）。臺積電超大型晶圓工廠布局如表1-10所示。

當然，摩爾定律并不是一成不變的。1965年，戈登·摩爾在行業雜志《電子學》35周年特刊上發表的一篇文章指出：單一硅芯片上的組件數量每年大約翻一番，他預計這一趨勢將繼續下去，這是他的一個觀點或者說是一個猜想，而這個猜想在十年中得到了驗證。十年后，摩爾將他的預計從一年改為兩年，因為微觀制造越發艱難。就如同往地下打樁，樁打得越深，下面的情況越不可見，操作環境越復雜、人為的有效控制越難、對技術要求越高。近年來，盡管制造技術的不斷突破和芯片設計的不斷創新保持著這種勢頭，但摩爾定律的發展依舊受到了質疑。所以在后摩爾時代，有兩種不完全相同的技術路線（由ITRS于2005年在第一份白皮書提到）：

（1）“More Moore”：繼續延續摩爾定律的精髓，以縮小數字集成電路的尺寸為目的，同時器件優化重心兼顧性能及功耗。

（2）“More than Moore”：芯片性能的提升不再靠單純的堆疊晶體管，而更多地靠電路設計以及系統算法優化；同時，借助于先進封裝技術，實現異構集成(28)，即把依靠先進工藝實現的數字芯片模塊和依靠成熟工藝實現的模擬/射頻等集成到一起以提升芯片性能。

Google首席工程師雷·庫茲韋爾的一項研究表明，歷史上計算機處理能力和技術創新會出現指數式增長。在這些過程中，每個階段的速度基于前階段知識的積累得以加速發展。換句話說，在進化過程中，前一個階段產生的更好的方法與算力，一定會順延到下一階段，這樣一旦發生重大的技術革新，進化的速度就會加快。技術增長將變得無法控制，人類文明也會發生巨大變化。

基于這樣的發展邏輯，半導體產業的投資大戰正持續進行。加上周期性與地緣政治等因素帶來的芯片短缺，芯片的制造難度無論是在制程工藝上，還是在大規模量產產能上都在持續升級和放大。如今，2～3納米的芯片有望于2022—2025年間量產。全球最大的芯片代工企業臺積電已擁有6座12英寸超大晶圓工廠、6座8英寸晶圓工廠、1座6英寸晶圓工廠和4家后端封測廠，2021年又推出高達280億美元的設備投資計劃。

根據市場研究機構集邦咨詢的數據，臺積電控制著全球芯片55%的市場份額，其次是三星，占有17%的市場份額。臺積電于2020年披露了在美國亞利桑那州建造一座價值120億美元的芯片工廠的計劃，預計將于2024年投產。2021年，三星宣布了一項170億美元的投資計劃，以在美國建造一座代工廠，根據其2030年愿景，三星計劃投資總額達到133萬億韓元（約合1160億美元），屆時將成為全球最大的代工企業。臺積電與三星之間的競爭正值美國試圖提高其國內芯片產量以對抗中國日益增長的影響力之際，英特爾也宣布了一項200億美元起步，最終規?？蛇_1000億美元的投資計劃，以建立兩個新的芯片制造工廠并涉足代工業務。新工廠的建設于2022年就開始了，計劃2025年實現量產。英特爾憑借其先進的技術進軍代工市場，將對三星造成打擊，而三星正在努力縮小與臺積電的差距。

臺積電的3納米技術（N3）將是基于5納米技術（N5）的又一全新節點。與N5技術相比，N3技術將提供高達70%的邏輯密度增益、高達15%的速度提升以及相同速度下高達30%的功耗降低。據IBS稱，開發主流3納米芯片設計的成本高達5.9億美元，而開發5納米器件的成本為4.16億美元，7納米的成本約為2.17億美元，28納米的成本只有4000萬美元。此外，無論是IBM、三星還是臺積電，采用2納米芯片制造技術都需要ASML的全新一代EUV光刻機做輔助，該光刻機預計在2023年交付廠商研發測試、2024年量產。ASML的全新一代EUV光刻機的售價超過3億美元，這意味著2納米芯片的成本也將上漲。由于納米的尺寸是難以想象的，因此用圖1-14給出比較示例。

相關報道稱，臺積電決定于2022年8月率先量產第二版3納米制程芯片，正式以FinFET架構，對決三星的GAAFET架構，3納米工廠的月晶圓產量估計為3000～5000片。隨著3納米晶圓量產，蘋果公司預計在2023年發布首批采用臺積電制造的3納米芯片的設備，包括采用M3芯片的Mac和采用A17芯片的iPhone 15機型。像往常一樣，轉向更先進的工藝會帶來性能和電源效率的提高，這將使未來的Mac和iPhone擁有更快的速度和更長的電池壽命。The Information的Wayne Ma報道稱，一些M3芯片將有多達四個模具，他說這可能允許40核CPU。相比之下，M1芯片有8核CPU，M1 Pro和M1 Max芯片有10核CPU。M1 Mac已經提供了行業領先的性能，而iPhone 13中的A15芯片是智能手機中最快的處理器，因此在幾年內轉向3納米工藝應該會加強蘋果公司在該領域的領先地位。

在2納米芯片上，各大芯片廠商將采用不同的制造工藝。2021年5月，IBM已經發布了全球首個2納米芯片制造技術，該技術比主流的7納米工藝芯片性能提升45%，能效提升75%。2納米芯片的潛在優勢包括：手機電池壽命翻兩番，用戶只需每四天為其設備充電；削減占全球能源使用量1%的數據中心的碳排放；大大提升筆記本電腦的性能；加快自動駕駛汽車的物體檢測和反應時間。

臺積電的Fab 20將是其2納米工藝的主要站點。位于新竹科學園區的Fab 20預計于2024年下半年開始量產，和以往一樣，臺積電的2納米工藝將首先應用于蘋果的新iPhone系列智能手機。臺積電預計投入將達到360億美元，是亞利桑那州5納米工廠投資的3倍，占地近100萬平方米。臺積電位于臺灣中部科學園區的工廠也將托管其超過2納米的工藝節點。如果一切順利，一些半導體設備廠商的1.8納米（18埃米）芯片將在2026—2027年進入量產階段。