1.2.2 可測性設計的方法

1.邊界掃描測試方法

為了解決集成電路昂貴的端口代價和緊湊封裝帶來的觀測難題，提出了掃描路徑技術。該技術是指通過將電路中任意節點的狀態移進或移出進行測試定位的手段，其特點是測試數據的串行化。通過將系統內的寄存器等時序元件重新設計，使其具有可掃描性。測試數據從芯片端口經移位寄存器等組成的數據通路串行移動，并在數據輸出端口對數據進行分析，以此提高電路內部節點的可控制性和可觀察性，達到測試芯片內部節點的目的。

邊界掃描法實際是掃描路徑法在整個板級或系統級的擴展，它提供一個標準的測試接口簡化了印制電路板的焊接質量測試。它是在集成電路的輸入、輸出端口處放置邊界掃描單元，并把這些掃描單元依次連成掃描鏈，然后運用掃描測試原理觀察并控制芯片邊界的信號。

2.內置自測試（BIST）方法

BIST方法是指，在設計中集成測試發生電路，在一定的條件下自動啟動并且產生測試數據，在內部檢測電路故障。

BIST技術對電路進行測試的過程可分為兩個步驟：首先，將測試信號發生器產生的測試序列加載到被測電路；然后，由輸出響應分析器檢查被測電路的輸出序列，以確定電路是否存在故障及故障的位置。BIST主要完成測試序列生成和輸出響應分析兩個任務。通過分析被測電路的響應輸出，判斷被測電路是否存在故障。因此，對數字電路采用BIST技術，需要增加三個硬件部分：測試序列生成器、響應分析器和測試控制器。

在測試序列生成器中，有確定性測試生成、偽窮舉測試生成和偽隨機測試生成等幾種方法。實現輸出響應分析的方法有只讀存儲器（ROM）比較邏輯法、多輸入特征寄存器法和跳變計數器法等。

由于BIST技術將測試激勵源的生成電路嵌入被測芯核，所以能夠提供全速測試，并且具有測試引腳不受引腳數限制等優點。BIST被廣泛應用在嵌入式存儲器方面。

3.靜態電流（IDDQ）測試方法

無故障互補金屬氧化物半導體（CMOS）電路在靜態條件下漏電流非常小，而故障時漏電流變得非常大，可以設定一個閾值作為電路有無故障的判據，IDDQ測試就是基于該原理進行的。當IDDQ測試被納入芯片系統的測試時，立即得到集成電路制造商和學者們的青睞。其優點在于低廉有效，可以作為功能測試和基于固定故障測試方法的補充，相對基于電壓測試的方法代價非常小。另一方面，IDDQ測試的可觀察性強，因為它不需要故障的傳輸，可以通過電源電流直接觀察。

IDDQ測試的缺點是隨著特征尺寸的減小，每個晶體管亞閾值漏電流會增加，電路設計中門數增加，電路總的泄漏電流也在增加，這樣分辨間距會大大縮小，當出現重疊時很難進行有效的故障檢測和隔離。盡管如此，由于IDDQ測試實現的簡易性優勢非常突出，所以仍然是目前可測性和系統測試技術研究的熱點。