1.1.1 電磁兼容設計中的電容器

在EMC設計過程中，電容器是應用最廣泛的元件，主要用于構成各種低通濾波器或用作去耦電容和旁路電容。通過實踐數據可以看出，在EMC設計中，恰當選擇與使用電容，不僅可以解決許多EMC問題，還能充分體現效果好及使用方便的優點。如果電容的選擇或者使用不當，則可能達不到預期的目的，甚至會惡化產品的EMC水平。

1.電容的自諧振

電容器是基本的濾波元件，在低通濾波器中作為旁路元件使用。利用它的阻抗隨頻率升高而降低的特性，可起到對高頻干擾旁路的作用。但是，在實際使用中一定要注意電容器的非理想性。

從理論上看，理想電容的容量越大，容抗就越小，濾波效果就越好。但是，電容器都存在等效串聯電感ESL，容量大的電容器一般等效串聯電感也大，而且等效串聯電感與電容本身呈串聯關系，于是串聯自諧振就產生了，等效串聯電感越大，自諧振頻率越低，對高頻噪聲的去耦效果也越差，甚至根本起不到去耦作用。元件的物理尺寸越大，同樣容值電容器的自諧振點頻率越低。

實際電容器的電路模型及頻率阻抗特性如圖1-2所示，它是由等效串聯電感ESL、電容和等效串聯電阻ESR構成的串聯網絡。電感分量是由引線和電容結構決定的，電阻是介質材料固有的。電感分量是影響電容頻率特性的主要指標，因此在分析實際電容器的旁路作用時，用LC串聯網絡來等效。

如圖1-2所示，在諧振頻率f₀上，L和C將串聯諧振，此時整個回路的阻抗最低。在自諧振點以上的頻率，電容的阻抗隨感性的增加而增加，這時電容將不再起旁路和去耦的作用。因此，旁路和去耦受電容器的引線電感及電容和元器件間布線長度、通孔焊盤等影響。

2.電容對濾波特性的影響

實際的電容器如圖1-2所示，當f₀=時，會發生串聯諧振，這時電容的阻抗最小，旁路效果最好。超過諧振點后，電容器呈現電感的阻抗特性，其隨著頻率的升高而增加，旁路效果開始變差。這時，作為旁路元件的電容器開始失去旁路的作用。

理想電容的阻抗是隨著頻率的升高而降低，而實際電容的阻抗在頻率較低時呈現電容特性，即阻抗隨頻率的升高而降低，在某一點發生諧振，在這點電容的阻抗等于等效串聯電阻ESR。在諧振點以上，由于ESL的作用，電容阻抗隨著頻率的升高而增加，因此對高頻噪聲的旁路作用減弱，甚至消失。

電容的諧振頻率由ESL和C共同決定，電容值或電感值越大，諧振頻率越低，也就是電容的高頻濾波效果越差。ESL除了與電容器的種類有關外，電容的引線長度也是一個非常重要的參數，引線越長，電感越大，電容的諧振頻率越低。因此在實際的應用中，要使電容元件的引線盡量短，電容器的正確設計方法和不正確的連接方法如圖1-3所示。

根據LC電路串聯諧振的原理，諧振點不僅與電感有關，還與電容有關，電容越大，諧振點越低。有許多的設計工程師認為電容器的容值越大，濾波效果越好，這是一種誤解。電容越大，對低頻干擾的旁路效果雖然好，但是由于電容在較低的頻率發生了諧振，阻抗開始隨著頻率的升高而增加，因此對高頻噪聲的旁路效果變差。

因此，在選擇電容器時，并非取決于電容值的大小，而是電容器的自諧振頻率，并與邏輯電路和所用的工作頻率相匹配。在自諧振頻率以下，電容器表現為容性，在自諧振頻率以上電容器變為感性。當電容器表現為感性時，實際上已經失去了電容應有的作用。表1-1中對比兩種類型的瓷片電容的自諧振頻率。一種是帶有6.4mm引線的，另一種是表貼0805封裝的。

盡管從濾除高頻噪聲的角度看，不希望有電容諧振，但是電容的諧振并不總是有害的。當要濾除的噪聲頻率確定時，可以通過調整電容的容量，使諧振點剛好落在干擾頻率上。

電磁兼容設計中使用的電容要求頻率應盡量高，這樣才能夠在較寬的頻率范圍（10kHz～1GHz）內起到有效的濾波作用。提高諧振頻率的方法有兩種：一種是盡量縮短引線的長度；另一種是選用電感較小種類的電容器件。

表1-1中，以1μF電容為例，插裝（6.4mm引線）的高頻電容的諧振點為2.5MHz，在諧振點其阻抗最小，表面貼裝（0805封裝）的高頻電容的諧振點為5MHz，在諧振點其阻抗最小。

通過表1-1的參考數據，該類器件的引線過長時，其高頻下的寄生參數會降低自身的諧振頻率，在進行高頻濾波時建議盡量采用貼裝器件。一個常用的做法是選擇參數相差100倍的電容進行并聯，以保證在其較寬的頻段范圍內始終保持電容特性。但在實際應用時，由于電容放置時電容引線及走線離數字芯片的距離差異會帶來不同的引線或走線電感，同時大的容量能起到儲能濾波的作用。因此，對數字芯片做去耦設計，特別是攜帶豐富高次諧波的數字電源引線，通常用大容量電容與0.1μF電容及多個0.1μF相同容值電容并聯，會有更好的效果。

表貼電容器的自諧振頻率相對較高，在實際應用中，它的連接線的等效串聯電感也會削弱其原來的優勢。表貼電容器有較高的自諧振頻率是因為小包裝尺寸的徑向和軸向的電容的引線電感較小。根據實際經驗，不同封裝尺寸的表貼電容，隨著封裝的引線電感的變化，它的自諧振頻率的變化在±（2～5）MHz之內。

插件的電容器只不過是表貼器件加上插腳引線的結果。對于典型的插件電容，它的等效串聯電感平均約為0.98nH/mm。表貼電容器的等效串聯電感平均為1nH。綜合以上所述，在使用去耦電容時電容的等效串聯電感是需要重點考慮的。表貼電容器比插件電容器在高頻時有更好的效能，就是因為它的等效串聯電感很低。

既然等效的串聯電感是引起電容在自諧振頻率以上失去其應用的主要因素，那么在實際電路應用中，必須將PCB中電容的連接線電感包括過孔等影響因素都考慮進去。在某些電路中，如果工作頻率很高，而且頻率要比電容在電路中呈現的自諧振頻率范圍高很多，那么就不能使用該電容。

比如，一個0.1μF的電容不適合給100MHz時鐘信號去濾波，而0.001μF電容在不考慮引線及過孔的電感情況下，就是一個很好的選擇。這是因為100MHz及其諧波已經超過了0.1μF電容的諧振頻率。

在實際應用中，一般選擇瓷片電容，超小型聚酯或聚苯乙烯薄膜電容也是可以的，它們的尺寸與瓷片電容相當。還有一種三端電容，因為電容引線電感極小，所以它可以將小瓷片電容的頻率范圍從50MHz以下擴展到200MHz以上，這對抑制較高頻段的噪聲是很有用的。要在較高頻段或更高的頻段獲得更好的濾波效果，特別是保護屏蔽體不被穿透，必須使用饋通電容，這是三端電容的一種。

圖1-4～圖1-6所示分別為不同電容及容值的電容器的頻率阻抗關系圖，從圖中可以看出自諧振頻率點及其阻抗特性曲線，以供參考。

為了直觀地了解三端電容的高頻特性，通過圖1-7～圖1-9給出普通電容與三端電容的濾波效果，提供簡單的應用參考依據。

PCB中電源層與地層之間的分布電容是理想的平板電容，電流一律從一邊流入，從另一邊流出，電感幾乎為0。在這種情況下，平板電容在高頻時仍然表現為容性，因此在多層板PCB設計時，電源層與地層之間形成的平板電容對高頻數字電路的高頻去耦具有重要意義，PCB中電源層和地層之間形成的平板電容與電源層和地層之間距離成反比，與電源層和地層的面積成正比。因此，在數字電路中增加的高頻電容與平板電容之間存在并聯關系，相當于電容器的并聯，這樣在電路中就會出現并聯電容的反共諧振點。

3.電容器的并聯

有效的容性去耦是通過在PCB上適當位置放置電容器來實現的。在實際應用中，兩個電容并聯使用能提供更寬的抑制帶寬。

圖1-10所示為采用一個大電容和一個小電容，比如0.1μF和100pF兩個去耦電容單獨使用和并聯使用的曲線。由圖可知，當不同電容器并聯使用時，出現了一個例外的情況。假如0.1μF電容器的自諧振頻率為15MHz，100pF電容的自諧振頻率為150MHz。在100MHz以上，并聯電容的結合阻抗有一個很大的上升，那是因為在100MHz以上，0.1μF電容變成了感性，而100pF電容仍為容性，這樣在這個頻率范圍內就形成了一個并聯諧振LC電路。

如圖1-11所示，采用兩個不同電容并聯時，在諧振時既有電感也有電容，因此會有一個反共諧振點，在這些諧振點周圍，并聯電容表現的阻抗要大于它們單個使用時的阻抗，如果在這個點附近要滿足EMI要求，那么這就是一個風險位置。因此，兩個并聯電容必須要有不同的數量級，比如0.1μF和0.001μF或者容值相差100倍以上的關系，可以達到最佳的效果。容值相差100倍以上是為了讓反共諧振頻率范圍變得更窄一些。

為了優化并聯去耦的效果，還需要減小電容內的引線電感。同時，當電容裝到PCB上時會有一定值的走線電感存在。注意：這個線長包括連接電容器到平面的過孔的長度。并聯去耦電容的PCB走線越短，去耦效果就越好。

另外，兩個相同容值的電容器并聯也可以提高去耦的效果和頻率，這是因為電容器并聯后等效串聯電阻ESR和等效串聯電感ESL減小，對于多個同樣值的電容器，比如數量為n，采用并聯方式使用后，等效電容變為nC，等效電感變為L/n，等效電阻變為R/n，但諧振頻率不變。同時，從能量的角度考慮，多個電容器的并聯能為被去耦的器件提供更多的能量。

在并聯使用電容器時注意：

1）采用相同值的并聯電容器將增加凈電容，減少ESL和ESR，這是最重要的性質。好的設計，噪聲優化會達到6dB的改進（用多個較小的電容器取代一個電容器）。

2）如果電容值是不同的，則反共振頻率點將會出現。進行設計選擇電容值時，使反共振不會發生在產生的信號的諧波，即開關或過渡頻率點。

4.電容受溫度的影響

由于電容中的介質參數受到溫度變化的影響，因此電容器的電容值也隨著溫度變化而變化。不同介質隨溫度變化的規律不同，有些電容器的容量當溫度升高時會減小70%以上，常用的濾波電容為瓷介質電容，瓷介質電容器有超穩定型，比如COG或NPO；穩定型，比如X7R；通用型，比如Y5V或Z5U。不同介質的電容器的溫度特性如圖1-12所示。

如圖1-12所示，COG電容器的容量隨溫度幾乎沒有變化，X7R電容器的容量在額定工作溫度范圍內變化在12%以下，Y5V電容器的容量在額定工作溫度范圍內變化在70%以上。這些特性是需要注意的，否則會出現濾波性能在高溫或低溫時性能變化而導致產品及設備產生電磁兼容問題。

COG介質雖然穩定，但介質常數較低，一般為10～100，因此當體積較小時，容量較小；X7R的介質常數高很多，為2000～4000，因此較小的體積也能產生較大的電容；Y5V的介質常數最高，為5000～25000。

在設計應用中，如果設計工程師在選用電容器時，片面追求電容器的體積小，那么這種電容器的介質雖然具有較高的介質常數，但溫度穩定性會很差，從而導致產品及設備溫度特性變差。這在選用電容器時要特別注意，特別是在軍用設備中。

5.電容受電壓的影響

電容器的電容量不僅隨著溫度變化而變化，還會隨著工作電壓變化而變化，這一點在實際的電路設計應用中也要注意。不同介質材料的電容器的電壓特性如圖1-13所示。

如圖1-13所示，X7R電容器在額定電壓狀態下，其容量降為原始值的70%，而Y5V電容器的容量降為原始值的30%。了解這個特性后，在選用電容時要在電壓或電容容量上留出余量，否則在額定工作電壓狀態下，濾波器會達不到預期的效果。

綜合考慮溫度和電壓的影響時，電容的變化如圖1-14所示。

電容器的本體外表面上通常會標示出電容容量值，稱為電容器的標稱容量。標稱容量與實際容量之間的偏差與標稱容量之比的百分數稱為電容器的允許誤差。常用電容器的允許誤差有±0.5%、±1%、±5%、±10%、±20%。

電容器在使用時，允許加在其兩端的最大電壓值稱為工作電壓，也稱為耐壓或額定工作電壓。使用時，外加電壓最大值一定要小于電容器的額定工作電壓，通常推薦外加電壓應在額定工作電壓的2/3以下。

電容器的絕緣電阻表征電容器的漏電性能，在數值上等于加在電容器兩端的電壓除以漏電流，絕緣電阻越大，漏電流越小，電容器質量越好。品質優良的電容器具有較高的絕緣電阻，一般在兆歐級以上。電解電容器的絕緣電阻一般比較低，漏電流較大。

注意：電容器產生的干擾噪聲問題。當電容器使用不當時會形成噪聲源，比如電解電容器用作電源濾波或脈沖耦合電容。在處理微小信號的電路中，這些電容會因為漏電或其他原因（比如溫度變化），而形成新的噪聲源。再比如，在開關電源中的高壓MOSFET器件等輸入阻抗電路的旁路電容，若容量發生變化，則也會產生噪聲。

6.去耦電容的設計

當器件高速開關時，高速器件需要從電源分配網絡吸收瞬態能量。去耦電容也為器件和元件提供一個局部的直流源，這對減小由于電流在板上傳播而產生的尖峰很有作用。

在實際電路設計中，時鐘等周期工作電路元器件要進行重點的去耦處理。這是因為這些元器件產生的開關能量相對集中，幅度較高，并會注入電源和地分配系統中。這種能量將以共模和差模的形式傳到其他電路或控制系統中。去耦電容的自諧振頻率必須要高于抑制時鐘諧波的頻率。典型的，當電路中信號沿為2ns或更短時，選擇自諧振頻率為10～30MHz的電容。常用的去耦電容是0.1μF再并聯0.001μF。

注意：對于200～300MHz以上頻率的供電電源，0.1μF并聯0.001μF的電容器由于引線電感及電容的充放電速率影響就不太適用了。通常在多層PCB板中電源層與地層之間的分布電容，其自諧振頻率為200～400MHz，如果元器件工作頻率很高，則借助PCB層結構的自諧振頻率，可以作為一個大電容來提供很好的EMI抑制效果。通常一個10cm2面積的電源層與地層平面，當距離為0.0254mm時，其間電容近似為225pF。

在PCB上進行元器件放置時，要保證有足夠的去耦電容，特別是對時鐘發生電路來說，還要保證旁路和去耦電容的選取滿足預期的應用。自諧振頻率要考慮所有要抑制的時鐘的諧波，通常情況下，要考慮原始時鐘頻率的5次諧波。

再通過在一個電路設計中計算去耦電容的方法作為參考原理進行分析，但這在實際電路中并不適用。假如，電路中有10個數據驅動器同時進行開關輸出，其邊沿速率為1V/ns，負載電容為30pF，電壓為2.5V，允許波動范圍為±2%，則最簡單的一種方法就是計算負載的瞬間消耗電流，計算方法如下：

1）計算負載需要的電流和所需的電容大小。

式中，I為瞬態負載電流，單位為A；du為電壓變化率，單位為V/ns；dt為電壓上升沿的時間，單位為ns；C為負載電容大小，單位為nF。

將電路中的已知參數代入式（1-1）和式（1-2）。

I=Cdu/dt=30pF×2.5V/1ns=75mA

則總的電流I_TOTAL=10×75mA=750mA；其所需要的電容C=Idt/du=0.75A×1ns/（2.5×2%）=15nF。

根據上面的理論，考慮溫度和電壓的影響，可以取20～40nF的電容，以保證一定的余量設計。可以采用兩個10nF的電容并聯，以減少ESR。這種計算方法比較直觀簡單，但實際的效果并不是很理想，特別是在高頻應用時會出現問題。比如，在電路中的電容即使其寄生電感很小，約為1nH，但根據ΔU=Ldi/dt計算其產生的瞬態壓降ΔU=1nH×0.75/1ns=0.75V，這個結果顯然也是不理想的。

因此，針對高頻電路的設計時，需要采用另外一種更為有效的方法，在高頻電路中主要分析回路電感的影響。同樣應用上面的電路設計條件進行分析。

2）計算回路最大阻抗Z_MAX，低頻旁路電容的工作范圍F_BYPASS，高頻截止頻率F_K。

式中，ΔI為瞬態負載電流，單位為A；ΔU為電壓的允許變化范圍，單位為V；L為允許的最大電感，單位為pH；T_r為器件的邊沿上升時間，單位為ns。

將電路中的已知參數代入式（1-3）～式（1-5）。

計算電源回路允許的最大阻抗Z_MAX=ΔU/ΔI=（2.5×2%）/0.75=66.7mΩ。

考慮低頻旁路電容的工作范圍F_BYPASS=Z_MAX/（2πL），這里假設其寄生電感為5nH。同時假定頻率低于F_BYPASS時，由電路板上的大電解電容提供能量，F_BYPASS=Z_MAX/（2πL）=66.7mΩ/（2×3.14×5nH）=2.12MHz。

考慮最高的有效頻率F_K=0.5/T_r=0.5/1ns=500MHz。這個截止頻率代表了數字電路中能量最集中的頻率范圍，超過了這個截止頻率將對數字信號的能量傳輸沒有影響。因此可以計算出最大的有效截止頻率下電容允許的最大電感。

L_TOTAL=Z_MAX/（2πF_K）=66.7/（2×3.14×500M）=21.2pH

電容在低頻下不能超過允許的阻抗范圍，可以計算出總的電容C值大小。

C=1/（2πF_BYPASSZ_MAX）=1/（2×3.14×2.12MHz×66.7mΩ）=1.2μF

通過這個計算結果可以得出使用總電容大小為1.2μF，其電容總的寄生電感為21.2pH，而常用的電容器其最小的電感可能都有1nH左右。因此，系統就需要很多的電容采用并聯的方式以求在整個PCB上達到要求。從實際情況上來看，這與實際也是不相符合的。如果實際的高速電路要求很高的話，則只有盡可能選用ESL較小的電容來避免大量的電容器并聯使用。

注意：實踐中，去耦電容的容量選擇并不嚴格，可以按C=1/f進行選用，f為電路頻率，即10MHz頻率以下選用0.1μF，100MHz頻率以上選用0.01μF，10～100MHz頻率之間，在0.01～0.1μF之間任意選擇。

3）通常在產品IC數據手冊中，對于去耦電容的選擇需要滿足下面的條件：

芯片與去耦電容兩端的電壓差ΔU=L·ΔI/Δt需要小于器件的噪聲容限。

從去耦電容為IC芯片提供所需要的電流角度考慮，其容量應滿足

C≥ΔI·Δt/ΔU

IC芯片的開關電流i_C的放電速度必須小于去耦電容電流的最大放電速度

di_C/dt≤ΔU/L

此外，當電源引線比較長時，瞬變電流（如果外部施加EMS干擾測試）會引起較大的壓降，此時就還需要增加電容以維持元器件要求的電壓值。

7.去耦電容的安裝方式與PCB設計

安裝去耦電容時，一般都知道使電容的引線盡可能短。但是，實踐中往往受到安裝條件的限制，電容的引線不可能取得很短。況且，電容自身的寄生電感只是影響自諧振頻率的因素之一，自諧振頻率還與過孔焊盤的寄生電感、相關印制導線的寄生電感等因素有關。實際應用中，如果僅僅追求引線短，那么不僅困難，而且可能達不到目的。當去耦電容在PCB上的位置無法實現使用很短的印制導線時，就必須加粗印制導線。

實踐證明，一根長寬比小于3的印制導線具有非常低的阻抗，能滿足去耦電容引線的要求。當然，還應該盡量減少過孔的數量，設計過孔時應盡量減小過孔的寄生電感問題。

8.電容旁路的設計方法

旁路在EMC領域可以理解為把不必要的共模RF能量從元器件、電路或電纜中泄放掉。它的實質是產生一個交流支路來把不希望的能量從易受影響的區域泄放掉，另外它還提供濾波器功能，通常會受到元器件的帶寬的限制。因此，在某種意義上也可稱之為濾波。

旁路通常發生在電源與地之間、信號與地之間或不同的地之間。它與去耦的實質有所不同，但對于電容的使用方法是一樣的。在電磁兼容中，旁路還可以說得通俗一點，即它的作用通常是為了改變共模電流的路徑或為共模電壓提供一個額外的電流路徑而存在的。

通常在進行電磁兼容的測試與整改時，在模擬電路的地與產品的地之間接旁路電容，電容值為10nF。當在進行產品電纜的EFT/B測試時，它就會改變注入干擾電流在產品內部流動的主要路徑，使大部分的干擾電流從旁路電容流向大地，使流經敏感電路的共模電流大幅度減小，從而保護了敏感電路，使EFT/B的抗干擾度水平有很大提升。

注意：旁路電容的接地阻抗很重要，一定要保證很小的阻抗，如果是用PCB布線的話，則長寬比小于3的PCB敷銅走線具有很小的阻抗，在100MHz頻率下小于4mΩ。

還有在進行電磁兼容的測試與整改時典型的輻射案例中，寄生在模擬電路和數字電路之間的共模電壓是形成共模輻射的主要原因。在模擬電路的地與數字電路的地之間，或者在開關電源電路中隔離變壓器的一二次側之間的地之間跨接一個遠比寄生電容大得多的旁路電容，就好比給共模輻射的共模電壓源提供了一個額外的電流分流路徑，使流入連接線電纜（連接線電纜是典型的發射天線）的共模電流減小。在電磁兼容設計中，由此可以得出旁路電容的主要作用有兩個：

1）引導共模電流流向安全區域。包括引導注入電纜中的共模干擾電流流向參考接地板或大地、產品中的金屬外殼、金屬板等，可以讓共模干擾電流流到安全的區域，使產品中的內部敏感元器件和電路受到保護。還包括將產品內部噪聲電路產生的共模電流限制在較安全的區域，使EMI共模電流不流向電纜和接口。這個安全區域就是指不會產生EMC問題的區域。

2）提供一個高頻的通道，既可以在直流或低頻的時候實現旁路電容兩端的電路隔離，又可以在高頻的時候實現互連，即提供高頻通路。

9.X電容和Y電容

根據電子設備使用安全電容器系列的標準IEC 60384-14—2016，電容分為X電容和Y電容。在電源電路中，交流電源輸入一般分為三個端子，即相線（L）、零線（N）、地線（PE）。跨接在L-N之間的差模電容就是X電容，在電源部分跨接在L-PE和N-PE之間的共模電容就是Y電容。由于X電容具有兩個輸入端，兩個輸出端，很像X，因此命名為X電容。Y電容具有一個輸入端，一個輸出端以及一個公共的大地，很像一個Y，因此命名為Y電容。

X電容主要用于交流電源線的L和N之間，使用X電容后，當電容失效時，電容處于開路狀態，不能產生線間短路。X電容的測試條件是：在交流電壓有效值的1.5倍電壓下工作100h，至少再加上1kV的脈沖高壓測試。

Y電容主要用于交流電源線的L、N與地線之間，或者其他電路的公共地與外殼地之間。跨接于這些位置的電容一旦出現失效短路，就會導致電擊危險，尤其是對機殼的連接，這時必須強制使Y電容的失效模式為開路。Y電容的測試條件是在交流電壓的有效值的1.7倍電壓下工作100h，至少再加上2kV的脈沖高壓測試。

注意：Y電容的連接如果是對大地的連接就必須要滿足漏電流的限值標準。

X電容又分為X1、X2、X3，主要區別在于：

1）X1電容耐高壓大于2.5kV，小于等于4kV。

2）X2電容耐高壓小于等于2.5kV。

3）X3電容耐高壓小于等于1.2kV。

Y電容又分為Y1、Y2、Y3、Y4，主要區別在于：

1）Y1電容耐高壓大于8kV。

2）Y2電容耐高壓大于5kV。

3）Y3電容耐高壓沒有特別限制。

4）Y4電容耐高壓大于2.5kV。