2.3　Altera新型系列器件簡介

2.3.1　Stratix系列高端FPGA簡介

40nm高性能、高端FPGA，帶有11.3Gbps收發(fā)器的。

Stratix系列是密度最高、性能最好、功耗最低的FPGA。StratixⅣGT、StratixⅣGX、StratixⅣE三種型號，滿足了大規(guī)模設(shè)計的各種應(yīng)用需求。StratixⅣGT集成了11.3Gbps收發(fā)器，是10G/40G/100G應(yīng)用唯一的單芯片解決方案。StratixⅣGX實現(xiàn)了前所未有的系統(tǒng)帶寬，具有優(yōu)異的信號完整性。StratixⅣE適合于密度最高的非收發(fā)器應(yīng)用。所有Stratix型號包括業(yè)界效率最高、性能最好的邏輯、嵌入式存儲器和DSP功能。此外，StratixⅣGX和StratixⅣE器件通過可集成6.5Gbps收發(fā)器的HardCopyⅣASIC，實現(xiàn)了無縫、低風險量產(chǎn)，是高端芯片系統(tǒng)（SoC）設(shè)計的最佳總體解決方案。表2-7介紹了Stratix系列推出的基本情況。

2.3.2　Arria系列中端FPGA簡介

面向高端應(yīng)用、低成本、低功耗，帶有3.75Gbps收發(fā)器的。

ArriaⅡ是Altera的第二個系列40nm FPGA，以低成本實現(xiàn)了高端FPGA的功能。Arria系列包括Arria GX和ArriaⅡGX器件，其中Arria GX是中端FPGA系列。ArriaⅡGX高性能架構(gòu)含有3.75Gbps收發(fā)器，提供自適應(yīng)邏輯模塊（ALM）、豐富的數(shù)字信號處理（DSP）資源、嵌入式RAM和硬核PCIe IP內(nèi)核，并內(nèi)置了PCIe接口，支持縱向移植，片內(nèi)收發(fā)器支持串行數(shù)據(jù)在高頻下的輸入/輸出，提高了系統(tǒng)帶寬。ArriaⅡGX適用于對成本和功耗敏感的收發(fā)器應(yīng)用，可在小型設(shè)計中得到最合適的可編程邏輯、外部存儲器接口和收發(fā)器，適合3G應(yīng)用，例如遠程射頻前端、演播和接入設(shè)備等。表2-8列出了Arria系列器件基本資源對比情況。

2.3.3　Cyclone系列低端FPGA簡介

65nm、低成本FPGA的。

CycloneⅢ是Cyclone系列的第三代產(chǎn)品，采用TSMC的65nm低功耗（LP）工藝技術(shù)，包括8個型號，容量在5K～120K邏輯單元（LE）之間，最多534個用戶I/O引腳，具有4-Mbit嵌入式存儲器、288個嵌入式18×18乘法器、專用外部存儲器接口電路、鎖相環(huán)（PLL）以及高速差分I/O等，為成本敏感的各種大批量應(yīng)用提供多種器件和封裝選擇，結(jié)溫在-40～125℃之間，支持各種工作環(huán)境。Cyclone系列同時實現(xiàn)了低功耗、低成本和高性能，進一步擴展了FPGA在成本敏感大批量領(lǐng)域中的應(yīng)用，其體系結(jié)構(gòu)具有豐富的邏輯、存儲器和DSP資源，對芯片和軟件采取了更多的優(yōu)化措施，提供豐富的特性推動寬帶并行處理的發(fā)展，從視頻和圖像處理到顯示和無線通信，都有廣泛的應(yīng)用。表2-9介紹了CycloneⅢ系列的基本資源情況。

2.3.4　MAXⅡ系列低成本CPLD簡介

突破性體系結(jié)構(gòu)、成本最低的CPLD 。

MAXⅡ器件基于一種突破性體系結(jié)構(gòu)，結(jié)合了PFGA和CPLD的優(yōu)點。它充分利用了LUT體系結(jié)構(gòu)的性能和密度優(yōu)勢，并且融合了性價比很高的非易失特性，提高了I/O焊盤受限空間的邏輯容量，大大降低了系統(tǒng)功耗、體積和成本，采用最優(yōu)的0.18μm 6層金屬內(nèi)容工藝。MAXⅡ器件系列面向低密度通用邏輯應(yīng)用，適合接口橋接、I/O擴展、器件配置和上電排序等功能，提供MAXⅡ、MAXⅡG、MAXⅡZ三種型號。表2-10列出了MAXⅡ器件系列的基本特性。

2.3.5　HardCopy ASIC系列簡介

40nm、帶有6.5Gbps收發(fā)器的。

HardCopyⅣASIC系列同時具有FPGA和ASIC的優(yōu)勢，在當今的前沿ASIC技術(shù)領(lǐng)域，風險最低，總成本也最低，而產(chǎn)品面市最快，并且能夠以StratixⅣ系列FPGA進行無縫原型開發(fā)。包括HardCopyⅣGX、HardCopyⅣE兩種型號，分別達到了11.5M和13.3M ASIC邏輯門，存儲器為20.3Mbit，HardCopyⅣGX ASIC的36個收發(fā)器通道帶寬達到6.5Gbps。HardCopyⅣ系列滿足了無線、固網(wǎng)、高性能計算、高可靠性計算、存儲、軍事等領(lǐng)域各種市場的不同需求。

基于Stratix系列FPGA進行原型開發(fā)，在HardCopy ASIC設(shè)計交付之前，可以準備好系統(tǒng)和系統(tǒng)軟件/固件。一次設(shè)計使用一個寄存器傳送級（RTL）、一組IP內(nèi)核和一種工具，其獨特的流程支持真正的硬件/軟件協(xié)同設(shè)計和協(xié)同驗證，同時完成FPGA和ASIC設(shè)計。TSMC和Altera聯(lián)合開發(fā)實現(xiàn)了預(yù)內(nèi)建設(shè)計，便于進行生產(chǎn)和大批量設(shè)計，具有很高的可靠性。HardCopy后端流程支持Altera插入測試設(shè)計，包括固定型故障覆蓋率、延遲故障覆蓋率、存儲器測試和JTAG支持的I/O測試等。由于所有的插入測試都是由HardCopy設(shè)計中心進行管理，因此，設(shè)計團隊不需要在設(shè)計測試上花費任何時間。而且，也不用在可生產(chǎn)性設(shè)計和量產(chǎn)設(shè)計上花費時間。