最新章節(jié)

• 參考文獻
• 習題10
• 10.2.5 光計算機
• 10.2.4 納米計算機
• 10.2.3 量子計算機
• 10.2.2 超導計算機

• 參考文獻 更新時間：2018-12-30 15:51:53
• 習題10
• 10.2.5 光計算機
• 10.2.4 納米計算機
• 10.2.3 量子計算機
• 10.2.2 超導計算機
• 10.2.1 生物計算機
• 10.2 新一代計算機
• 10.1.4 分布式系統(tǒng)
• 10.1.3 多處理機系統(tǒng)
• 10.1.2 陣列機
• 10.1.1 發(fā)展歷程、分類與應用
• 10.1 并行處理
• 第10章 計算機硬件技術的發(fā)展
• 習題9
• 9.7.2 并行接口
• 9.7.1 串行接口
• 9.7 外部接口
• 9.6.4 I/O處理機
• 9.6.3 通道程序
• 9.6.2 通道的種類
• 9.6.1 通道的基本概念
• 9.6 通道和I/O處理器方式
• 9.5.4 DMA與存儲器系統(tǒng)
• 9.5.3 DMA操作步驟
• 9.5.2 DMA接口的結(jié)構和功能
• 9.5.1 三種DMA方式
• 9.5 直接存儲器存取（DMA）方式
• 9.4.4 中斷過程
• 9.4.3 中斷系統(tǒng)的基本職能和結(jié)構
• 9.4.2 中斷的分類
• 9.4.1 中斷的概念
• 9.4 程序中斷方式
• 9.3.2 程序直接控制方式
• 9.3.1 I/O數(shù)據(jù)傳送控制方式的類型
• 9.3 I/O數(shù)據(jù)傳送控制方式
• 9.2.2 I/O端口的編址
• 9.2.1 操作系統(tǒng)在I/O中的作用
• 9.2 I/O設備的尋址
• 9.1.3 I/O接口的分類
• 9.1.2 I/O接口的結(jié)構
• 9.1.1 I/O接口的功能
• 9.1 I/O接口
• 第9章 輸入/輸出組織
• 習題8
• 8.4.3 IBM PC圖形顯示器
• 8.4.2 光柵掃描顯示器工作原理
• 8.4.1 監(jiān)視器
• 8.4 顯示器
• 8.3.3 激光打印機
• 8.3.2 點陣打印機
• 8.3.1 打印機的種類
• 8.3 打印機
• 8.2.2 鼠標
• 8.2.1 鍵盤
• 8.2 輸入設備
• 8.1.2 特點
• 8.1.1 分類
• 8.1 輸入/輸出設備的分類與特點
• 第8章 輸入/輸出設備
• 習題7
• 7.5.4 多總線分級結(jié)構舉例
• 7.5.3 三總線結(jié)構
• 7.5.2 雙總線結(jié)構
• 7.5.1 單總線結(jié)構
• 7.5 多總線分級結(jié)構
• 7.4.9 PCI-express總線
• 7.4.8 IEEE 1394總線
• 7.4.7 USB通用串行總線
• 7.4.6 EIA-232-D總線
• 7.4.5 SCSI總線
• 7.4.4 PCI總線和PCI-X總線
• 7.4.3 VL總線（VESA總線）
• 7.4.2 EISA總線
• 7.4.1 ISA總線
• 7.4 總線標準
• 7.3 總線接口單元
• 7.2.5 影響總線帶寬的因素
• 7.2.4 總線事務類型
• 7.2.3 定時方式
• 7.2.2 總線裁決
• 7.2.1 信號線類型
• 7.2 總線設計的要素
• 7.1.3 總線的數(shù)據(jù)傳輸方式
• 7.1.2 系統(tǒng)總線的組成
• 7.1.1 總線的特性和分類
• 7.1 總線的基本概念
• 第7章 總線及總線互連結(jié)構
• 習題6
• 6.5.2 Core i7/i5/i3系列微處理器
• 6.5.1 Core 2微處理器
• 6.5 新技術應用實例——Core（酷睿）微處理器系列
• 6.4 微處理器的若干新技術
• 6.3.6 微程序應用
• 6.3.5 微程序設計舉例
• 6.3.4 微指令地址的生成
• 6.3.3 微指令的格式與編碼
• 6.3.2 基本概念
• 6.3.1 Wilkes微程序控制
• 6.3 微程序控制
• 6.2.2 PLA控制
• 6.2.1 組合邏輯控制
• 6.2 組合邏輯控制與PLA控制
• 6.1.7 典型CPU舉例——Pentium和PowerPC微處理器
• 6.1.6 CPU性能設計
• 6.1.5 一條完整指令的執(zhí)行
• 6.1.4 控制器的組成
• 6.1.3 CPU控制流程
• 6.1.2 CPU時序控制方式
• 6.1.1 CPU的組成與操作
• 6.1 CPU的結(jié)構與功能
• 第6章 中央處理機組織
• 習題5
• 5.7 MMX技術
• 5.6 CISC與RISC指令
• 5.5.4 PowerPC機指令系統(tǒng)
• 5.5.3 Pentium機指令系統(tǒng)
• 5.5.2 PDP-11小型機指令格式
• 5.5.1 IBM 370系列機指令格式
• 5.5 指令系統(tǒng)舉例
• 5.4 堆棧和堆棧存取方式
• 5.3 指令類型
• 5.2 尋址方式
• 5.1.2 指令長度
• 5.1.1 指令格式
• 5.1 指令格式與指令長度
• 第5章 指令系統(tǒng)
• 習題4
• 4.6.2 光盤存儲器
• 4.6.1 磁表面存儲器
• 4.6 輔助存儲器
• 4.5.2 虛擬存儲器的基本管理方法
• 4.5.1 虛擬存儲器的功能
• 4.5 虛擬存儲器
• 4.4.5 Cache結(jié)構舉例
• 4.4.4 “Cache—主存”內(nèi)容的一致性問題
• 4.4.3 替換算法
• 4.4.2 映射方式
• 4.4.1 工作原理
• 4.4 高速緩沖存儲器
• 4.3.4 電擦除電改寫只讀存儲器（EEPROM）
• 4.3.3 可擦除和可編程的ROM（EPROM）
• 4.3.2 可編程ROM（PROM）
• 4.3.1 掩模只讀存儲器（Masked ROM）
• 4.3 半導體只讀存儲器
• 4.2.2 半導體RAM芯片
• 4.2.1 基本存儲單元
• 4.2 半導體讀/寫存儲器
• 4.1.3 存儲器結(jié)構
• 4.1.2 存儲器分類
• 4.1.1 存儲器的主要性能指標
• 4.1 存儲器概述
• 第4章 存儲系統(tǒng)
• 習題3
• 3.7 十進制數(shù)的加、減法運算
• 3.6.2 浮點數(shù)乘、除法運算
• 3.6.1 浮點數(shù)加、減法運算
• 3.6 浮點數(shù)運算
• 3.5.3 陣列除法器
• 3.5.2 補碼除法運算
• 3.5.1 原碼除法運算
• 3.5 定點數(shù)除法運算
• 3.4.5 陣列乘法器
• 3.4.4 補碼二位乘法
• 3.4.3 補碼一位乘法
• 3.4.2 原碼二位乘法
• 3.4.1 原碼一位乘法
• 3.4 定點數(shù)乘法運算
• 3.3.2 原碼定點數(shù)加、減法
• 3.3.1 補碼定點數(shù)加、減法
• 3.3 定點數(shù)加、減法運算
• 3.2.3 ALU部件
• 3.2.2 串行進位與并行進位
• 3.2.1 半加器與全加器
• 3.2 算術與邏輯單元
• 3.1 基本組成
• 第3章 運算器與運算方法
• 習題2
• 2.6.3 循環(huán)冗余校驗碼
• 2.6.2 海明校驗碼
• 2.6.1 奇偶校驗碼
• 2.6 數(shù)據(jù)校驗碼
• 2.5 二進制信息的計量單位
• 2.4.4 多媒體信息
• 2.4.3 漢字字符
• 2.4.2 西文字符
• 2.4.1 邏輯數(shù)據(jù)
• 2.4 非數(shù)值數(shù)據(jù)的編碼表示
• 2.3.6 十進制數(shù)的二進制編碼表示
• 2.3.5 浮點數(shù)的編碼表示
• 2.3.4 無符號數(shù)的編碼表示
• 2.3.3 編碼系統(tǒng)
• 2.3.2 定點與浮點表示
• 2.3.1 進位計數(shù)制及其各進位制數(shù)之間的轉(zhuǎn)換
• 2.3 數(shù)值數(shù)據(jù)的編碼表示
• 2.2 數(shù)字化信息編碼
• 2.1.3 媒體
• 2.1.2 信息
• 2.1.1 數(shù)據(jù)
• 2.1 數(shù)據(jù)、信息和媒體
• 第2章 數(shù)據(jù)的表示
• 習題1
• 1.4.2 計算機應用
• 1.4.1 計算機的分類
• 1.4 計算機的分類與應用
• 1.3.3 計算機軟件
• 1.3.2 計算機硬件
• 1.3.1 計算機系統(tǒng)的層次結(jié)構
• 1.3 計算機的組成與結(jié)構
• 1.2.7 我國計算機的發(fā)展
• 1.2.6 新一代計算機
• 1.2.5 第四代計算機
• 1.2.4 第三代計算機
• 1.2.3 第二代計算機
• 1.2.2 第一代計算機
• 1.2.1 電子計算機的誕生
• 1.2 計算機的發(fā)展歷程
• 1.1.2 計算機的特性
• 1.1.1 什么是計算機
• 1.1 計算機的定義和特性
• 第1章 概述
• 前言
• 致謝
• 版權信息
• 封面

• 封面
• 版權信息
• 致謝
• 前言
• 第1章 概述
• 1.1 計算機的定義和特性
• 1.1.1 什么是計算機
• 1.1.2 計算機的特性
• 1.2 計算機的發(fā)展歷程
• 1.2.1 電子計算機的誕生
• 1.2.2 第一代計算機
• 1.2.3 第二代計算機
• 1.2.4 第三代計算機
• 1.2.5 第四代計算機
• 1.2.6 新一代計算機
• 1.2.7 我國計算機的發(fā)展
• 1.3 計算機的組成與結(jié)構
• 1.3.1 計算機系統(tǒng)的層次結(jié)構
• 1.3.2 計算機硬件
• 1.3.3 計算機軟件
• 1.4 計算機的分類與應用
• 1.4.1 計算機的分類
• 1.4.2 計算機應用
• 習題1
• 第2章 數(shù)據(jù)的表示
• 2.1 數(shù)據(jù)、信息和媒體
• 2.1.1 數(shù)據(jù)
• 2.1.2 信息
• 2.1.3 媒體
• 2.2 數(shù)字化信息編碼
• 2.3 數(shù)值數(shù)據(jù)的編碼表示
• 2.3.1 進位計數(shù)制及其各進位制數(shù)之間的轉(zhuǎn)換
• 2.3.2 定點與浮點表示
• 2.3.3 編碼系統(tǒng)
• 2.3.4 無符號數(shù)的編碼表示
• 2.3.5 浮點數(shù)的編碼表示
• 2.3.6 十進制數(shù)的二進制編碼表示
• 2.4 非數(shù)值數(shù)據(jù)的編碼表示
• 2.4.1 邏輯數(shù)據(jù)
• 2.4.2 西文字符
• 2.4.3 漢字字符
• 2.4.4 多媒體信息
• 2.5 二進制信息的計量單位
• 2.6 數(shù)據(jù)校驗碼
• 2.6.1 奇偶校驗碼
• 2.6.2 海明校驗碼
• 2.6.3 循環(huán)冗余校驗碼
• 習題2
• 第3章 運算器與運算方法
• 3.1 基本組成
• 3.2 算術與邏輯單元
• 3.2.1 半加器與全加器
• 3.2.2 串行進位與并行進位
• 3.2.3 ALU部件
• 3.3 定點數(shù)加、減法運算
• 3.3.1 補碼定點數(shù)加、減法
• 3.3.2 原碼定點數(shù)加、減法
• 3.4 定點數(shù)乘法運算
• 3.4.1 原碼一位乘法
• 3.4.2 原碼二位乘法
• 3.4.3 補碼一位乘法
• 3.4.4 補碼二位乘法
• 3.4.5 陣列乘法器
• 3.5 定點數(shù)除法運算
• 3.5.1 原碼除法運算
• 3.5.2 補碼除法運算
• 3.5.3 陣列除法器
• 3.6 浮點數(shù)運算
• 3.6.1 浮點數(shù)加、減法運算
• 3.6.2 浮點數(shù)乘、除法運算
• 3.7 十進制數(shù)的加、減法運算
• 習題3
• 第4章 存儲系統(tǒng)
• 4.1 存儲器概述
• 4.1.1 存儲器的主要性能指標
• 4.1.2 存儲器分類
• 4.1.3 存儲器結(jié)構
• 4.2 半導體讀/寫存儲器
• 4.2.1 基本存儲單元
• 4.2.2 半導體RAM芯片
• 4.3 半導體只讀存儲器
• 4.3.1 掩模只讀存儲器（Masked ROM）
• 4.3.2 可編程ROM（PROM）
• 4.3.3 可擦除和可編程的ROM（EPROM）
• 4.3.4 電擦除電改寫只讀存儲器（EEPROM）
• 4.4 高速緩沖存儲器
• 4.4.1 工作原理
• 4.4.2 映射方式
• 4.4.3 替換算法
• 4.4.4 “Cache—主存”內(nèi)容的一致性問題
• 4.4.5 Cache結(jié)構舉例
• 4.5 虛擬存儲器
• 4.5.1 虛擬存儲器的功能
• 4.5.2 虛擬存儲器的基本管理方法
• 4.6 輔助存儲器
• 4.6.1 磁表面存儲器
• 4.6.2 光盤存儲器
• 習題4
• 第5章 指令系統(tǒng)
• 5.1 指令格式與指令長度
• 5.1.1 指令格式
• 5.1.2 指令長度
• 5.2 尋址方式
• 5.3 指令類型
• 5.4 堆棧和堆棧存取方式
• 5.5 指令系統(tǒng)舉例
• 5.5.1 IBM 370系列機指令格式
• 5.5.2 PDP-11小型機指令格式
• 5.5.3 Pentium機指令系統(tǒng)
• 5.5.4 PowerPC機指令系統(tǒng)
• 5.6 CISC與RISC指令
• 5.7 MMX技術
• 習題5
• 第6章 中央處理機組織
• 6.1 CPU的結(jié)構與功能
• 6.1.1 CPU的組成與操作
• 6.1.2 CPU時序控制方式
• 6.1.3 CPU控制流程
• 6.1.4 控制器的組成
• 6.1.5 一條完整指令的執(zhí)行
• 6.1.6 CPU性能設計
• 6.1.7 典型CPU舉例——Pentium和PowerPC微處理器
• 6.2 組合邏輯控制與PLA控制
• 6.2.1 組合邏輯控制
• 6.2.2 PLA控制
• 6.3 微程序控制
• 6.3.1 Wilkes微程序控制
• 6.3.2 基本概念
• 6.3.3 微指令的格式與編碼
• 6.3.4 微指令地址的生成
• 6.3.5 微程序設計舉例
• 6.3.6 微程序應用
• 6.4 微處理器的若干新技術
• 6.5 新技術應用實例——Core（酷睿）微處理器系列
• 6.5.1 Core 2微處理器
• 6.5.2 Core i7/i5/i3系列微處理器
• 習題6
• 第7章 總線及總線互連結(jié)構
• 7.1 總線的基本概念
• 7.1.1 總線的特性和分類
• 7.1.2 系統(tǒng)總線的組成
• 7.1.3 總線的數(shù)據(jù)傳輸方式
• 7.2 總線設計的要素
• 7.2.1 信號線類型
• 7.2.2 總線裁決
• 7.2.3 定時方式
• 7.2.4 總線事務類型
• 7.2.5 影響總線帶寬的因素
• 7.3 總線接口單元
• 7.4 總線標準
• 7.4.1 ISA總線
• 7.4.2 EISA總線
• 7.4.3 VL總線（VESA總線）
• 7.4.4 PCI總線和PCI-X總線
• 7.4.5 SCSI總線
• 7.4.6 EIA-232-D總線
• 7.4.7 USB通用串行總線
• 7.4.8 IEEE 1394總線
• 7.4.9 PCI-express總線
• 7.5 多總線分級結(jié)構
• 7.5.1 單總線結(jié)構
• 7.5.2 雙總線結(jié)構
• 7.5.3 三總線結(jié)構
• 7.5.4 多總線分級結(jié)構舉例
• 習題7
• 第8章 輸入/輸出設備
• 8.1 輸入/輸出設備的分類與特點
• 8.1.1 分類
• 8.1.2 特點
• 8.2 輸入設備
• 8.2.1 鍵盤
• 8.2.2 鼠標
• 8.3 打印機
• 8.3.1 打印機的種類
• 8.3.2 點陣打印機
• 8.3.3 激光打印機
• 8.4 顯示器
• 8.4.1 監(jiān)視器
• 8.4.2 光柵掃描顯示器工作原理
• 8.4.3 IBM PC圖形顯示器
• 習題8
• 第9章 輸入/輸出組織
• 9.1 I/O接口
• 9.1.1 I/O接口的功能
• 9.1.2 I/O接口的結(jié)構
• 9.1.3 I/O接口的分類
• 9.2 I/O設備的尋址
• 9.2.1 操作系統(tǒng)在I/O中的作用
• 9.2.2 I/O端口的編址
• 9.3 I/O數(shù)據(jù)傳送控制方式
• 9.3.1 I/O數(shù)據(jù)傳送控制方式的類型
• 9.3.2 程序直接控制方式
• 9.4 程序中斷方式
• 9.4.1 中斷的概念
• 9.4.2 中斷的分類
• 9.4.3 中斷系統(tǒng)的基本職能和結(jié)構
• 9.4.4 中斷過程
• 9.5 直接存儲器存取（DMA）方式
• 9.5.1 三種DMA方式
• 9.5.2 DMA接口的結(jié)構和功能
• 9.5.3 DMA操作步驟
• 9.5.4 DMA與存儲器系統(tǒng)
• 9.6 通道和I/O處理器方式
• 9.6.1 通道的基本概念
• 9.6.2 通道的種類
• 9.6.3 通道程序
• 9.6.4 I/O處理機
• 9.7 外部接口
• 9.7.1 串行接口
• 9.7.2 并行接口
• 習題9
• 第10章 計算機硬件技術的發(fā)展
• 10.1 并行處理
• 10.1.1 發(fā)展歷程、分類與應用
• 10.1.2 陣列機
• 10.1.3 多處理機系統(tǒng)
• 10.1.4 分布式系統(tǒng)
• 10.2 新一代計算機
• 10.2.1 生物計算機
• 10.2.2 超導計算機
• 10.2.3 量子計算機
• 10.2.4 納米計算機
• 10.2.5 光計算機
• 習題10
• 參考文獻 更新時間：2018-12-30 15:51:53