2.4 功率場(chǎng)效應(yīng)晶體管

2.4.1 功率場(chǎng)效應(yīng)晶體管結(jié)構(gòu)與工作原理

1．基本結(jié)構(gòu)與工作原理

功率場(chǎng)效應(yīng)晶體管簡(jiǎn)稱(chēng)功率MOSFET。它是一種單極型的電壓控制器件，不但有自關(guān)斷能力，而且有驅(qū)動(dòng)功率小、工作速度高、無(wú)二次擊穿問(wèn)題、安全工作區(qū)寬等優(yōu)點(diǎn)。

為了說(shuō)明功率MOSFET的結(jié)構(gòu)特點(diǎn)和工作原理，首先要說(shuō)明場(chǎng)效應(yīng)器件的基本結(jié)構(gòu)和工作原理。圖2-45所示為N溝道MOSFET的結(jié)構(gòu)示意圖。由于輸出電流是由柵極通過(guò)金屬（M）—氧化膜（O）—半導(dǎo)體（S）系統(tǒng)進(jìn)行控制的，所以這種結(jié)構(gòu)被稱(chēng)做MOS結(jié)構(gòu)。在MOSFET中，只有一種載流子（N溝道時(shí)是電子，P溝道時(shí)是空穴）從源極（S）出發(fā)至漏極（D）流出。

圖2-46所示為MOSFET的模擬結(jié)構(gòu)，在柵極電壓為零（UGS=0）時(shí)，漏極與源極間的PN結(jié)狀態(tài)和普通二極管一樣為反向偏置狀態(tài)，此時(shí)即使在漏極-源極之間施加電壓也不會(huì)造成P區(qū)內(nèi)載流子的移動(dòng)，即器件保持關(guān)斷狀態(tài)。我們把這種正常關(guān)斷型的MOSFET稱(chēng)為增強(qiáng)型，如圖2-46（a）所示。

如果在柵極G上加正向電壓（UGS＞0），就會(huì)在柵極下面的硅表面上出現(xiàn)耗盡區(qū)，接著就出現(xiàn)負(fù)電荷（電子），硅的表面從P型反型成N型，如圖2-46（b）所示。此時(shí)，電子從源極移動(dòng)到漏極形成漏極電流ID，我們把導(dǎo)電的反型層稱(chēng)做溝道。如果在柵極上加反向電壓（UGS＜0）時(shí)，則與上述情況相反，在柵極下面的硅表面上因感應(yīng)而產(chǎn)生空穴，如圖2-46（c）所示，故沒(méi)有ID電流流過(guò)。

從圖2-45中可以看出，傳統(tǒng)的MOSFET結(jié)構(gòu)是把源極、柵極、漏極都安裝在硅片的同一側(cè)面上，因而MOSFET中的電流是橫向流動(dòng)的，電流容量不可能太大。要想獲得大功率，必須有很高的溝道寬長(zhǎng)比（W/L），而溝道長(zhǎng)度L受制版和光刻工藝的限制不可能做得很小，因而只好增加管芯面積，這是不經(jīng)濟(jì)的甚至是難以實(shí)現(xiàn)的。因而，MOSFET器件始終停留在小功率范圍內(nèi)，難以步入大功率應(yīng)用領(lǐng)域。

根據(jù)載流子的性質(zhì)，可將MOSFET器件分為N溝道和P溝道兩種類(lèi)型。它們的圖形符號(hào)如圖2-47所示。圖中，箭頭表示載流子移動(dòng)的方向。圖2-47（a）為N溝道MOSFET，電子流出源極；圖2-47（b）為P溝道MOSFET，空穴流出源極。

2．大功率VMOSFET

功率MOSFET主要可解決MOSFET器件大電流、高電壓的問(wèn)題，以提高其功率。為此，采用GTR垂直導(dǎo)電結(jié)構(gòu)，從而產(chǎn)生了VMOSFET。根據(jù)結(jié)構(gòu)形式的不同，VMOSFET又分為VVMOSFET和VDMOSFET兩種基本類(lèi)型。

1）VVMOSFET

VVMOSFET結(jié)構(gòu)是美國(guó)雷達(dá)半導(dǎo)體公司在1975年首先提出的，其結(jié)構(gòu)示意圖如圖2-48所示。它是在N+型高摻雜濃度的硅片襯底上外延生長(zhǎng)N-型漂移區(qū)，在N-高阻漂移區(qū)內(nèi)有選擇地?cái)U(kuò)散出P型溝道體區(qū)，再在P型溝道體區(qū)內(nèi)有選擇地?cái)U(kuò)散N+源區(qū)，利用各向異性腐蝕技術(shù)刻蝕出V形槽，槽底貫穿過(guò)P型體區(qū)。在V形槽的槽壁處形成金屬-氧化物-半導(dǎo)體系統(tǒng)。N+型和N-型區(qū)共同組成器件的漏區(qū)，漏區(qū)與體區(qū)的交界面是漏區(qū)PN結(jié)，體區(qū)與源區(qū)的交界面是源區(qū)PN結(jié)。由于源區(qū)和體區(qū)總是被短路在一起由源極引線引出的，因此源區(qū)PN結(jié)是處于零偏置狀態(tài)，漏區(qū)PN結(jié)處于反向偏置狀態(tài)。當(dāng)在柵極上加以適當(dāng)?shù)碾妷簳r(shí)，由于表面電場(chǎng)效應(yīng)就會(huì)在P型體區(qū)靠近V形槽壁的表面附近形成N型反型層，成為溝通源區(qū)和漏區(qū)的導(dǎo)電溝道。這樣，電流從N+區(qū)源極出發(fā)，經(jīng)過(guò)溝道流到N-漂移區(qū)，然后垂直地流到漏極，首次改變了MOSFET電流沿表面水平方向流動(dòng)的傳統(tǒng)概念，實(shí)現(xiàn)了垂直導(dǎo)電。這一從橫到縱、從水平到垂直的改變，是MOS功率器件的重大突破，這一突破為解決大電流技術(shù)難題奠定了基礎(chǔ)。從結(jié)構(gòu)上說(shuō)，由于漏極是安裝在硅片襯底上的，因此不僅充分利用了硅片面積而且實(shí)現(xiàn)了垂直傳導(dǎo)電流，可以獲得大的電流容量。在器件間設(shè)置的N-型漂移區(qū)不僅提高了耐壓還減小了柵電容。雙重?cái)U(kuò)散技術(shù)精確地控制了短溝道，從而使溝道電阻值降低。使VVMOSFET的工作頻率和開(kāi)關(guān)速度大大提高。在芯片背面安裝漏極可以做到高度集成化。但是V形槽溝道的底部容易引起電場(chǎng)集中，故繼續(xù)提高耐壓能力有困難，為此又將槽底改為平的，稱(chēng)這種結(jié)構(gòu)為U形槽MOSFET。

2）VDMOSFET

垂直導(dǎo)電的雙擴(kuò)散MOS結(jié)構(gòu)稱(chēng)為VDMOSFET。其典型結(jié)構(gòu)如圖2-49所示。溝道部分是由同一擴(kuò)散窗利用兩次擴(kuò)散形成的P型體區(qū)和N+型源區(qū)的擴(kuò)散深度差形成的，溝道長(zhǎng)度可以精確控制。電流在溝道內(nèi)沿著表面流動(dòng)，然后垂直地被漏極吸收。由于漏極也是從硅片底部引出的，所以可以高度集成化。漏極-源極間施加電壓后，由于耗盡層的擴(kuò)展，使柵極下的MOSFET部分幾乎保持一定的電壓，于是可使耐壓提高。在這種結(jié)構(gòu)的基礎(chǔ)上， VDMOSFET在高集成度、高耐壓、低反饋電容和高速性能方面不斷改進(jìn)提高，出現(xiàn)了如TMOS、HEXFET、SIPMOS、π-MOS等一大批結(jié)構(gòu)各異的新器件。它們采用新的結(jié)構(gòu)圖形，把成千上萬(wàn)個(gè)單元MOSFET并聯(lián)連接，實(shí)現(xiàn)了大電流容量。

3）多元集成結(jié)構(gòu)的影響

在功率MOSFET中的多元集成結(jié)構(gòu)是有益的，可降低通態(tài)電阻，提高工作頻率，改善器件的性能。

由于漏極電流流過(guò)溝道時(shí)，在溝道電阻上產(chǎn)生的損耗和發(fā)熱限制了MOSFET通態(tài)電流值的提高，而多元集成結(jié)構(gòu)不僅使每個(gè)MOSFET單元的溝道長(zhǎng)度大為縮短，而且使所有MOSFET單元的溝道并聯(lián)在一起，因而溝道電阻大幅度減小。于是，在同樣的額定溫度下，器件的通態(tài)漏極電流可以提高，即提高了應(yīng)用于大功率的能力。

本來(lái)在MOSFET器件中由于載流子在溝道中的渡越時(shí)間和柵極輸入電容的存在，限制了器件的工作頻率，但由于多單元集成結(jié)構(gòu)使溝道長(zhǎng)度大大縮短，載流子的渡越時(shí)間也大為減少。又因所有MOSFET單元的溝道都是并聯(lián)的，所以允許很多的載流子同時(shí)渡越，使器件的導(dǎo)通時(shí)間極短。大約可使漏極電流上升時(shí)間減少到納秒的數(shù)量級(jí)。

2.4.2 功率場(chǎng)效應(yīng)晶體管的特性與參數(shù)

1．靜態(tài)特性與參數(shù)

靜態(tài)特性主要指功率MOSFET的輸出特性、飽和特性、轉(zhuǎn)移特性。與靜態(tài)特性相關(guān)的參數(shù)主要有通態(tài)電阻、開(kāi)啟電壓、跨導(dǎo)、最大電壓額定值及最大電流額定值等。

1）輸出特性

在N溝道增強(qiáng)型VMOSFET器件中，當(dāng)柵源電壓UGS為負(fù)值時(shí)，柵極下面的P型體區(qū)表面呈現(xiàn)空穴的堆積狀態(tài)，不可能出現(xiàn)反型層，無(wú)法溝通源區(qū)與漏區(qū)，即使柵源電壓為正但數(shù)值不夠大時(shí)柵極下面的P型體區(qū)表面呈現(xiàn)耗盡狀態(tài)，也不會(huì)出現(xiàn)反型層，同樣無(wú)法溝通源區(qū)與漏區(qū)。在這兩種狀態(tài)下，VMOSFET都處于截止?fàn)顟B(tài)，即使加一漏極電壓UDS也沒(méi)有漏極電流ID出現(xiàn)。只有當(dāng)柵源電壓UGS達(dá)到或超過(guò)強(qiáng)反型條件時(shí)，柵極下面的P型體區(qū)表面才會(huì)發(fā)生反型，形成N型表面層并把源區(qū)和漏區(qū)聯(lián)系起來(lái)，使VMOSFET進(jìn)入導(dǎo)通狀態(tài)。柵源電壓UGS越大，反型層越厚，即溝道越寬，則漏極電流越大。可見(jiàn)，漏極電流ID受柵源電壓UGS的控制，以柵源電壓UGS為參變量反映漏極電流ID與漏極電壓UDS間關(guān)系的曲線簇稱(chēng)為VMOSFET的輸出特性，如圖2-50所示。輸出特性分為三個(gè)區(qū)域，即可調(diào)電阻區(qū)Ⅰ、飽和區(qū)Ⅱ及雪崩區(qū)Ⅲ。

在可調(diào)電阻區(qū)Ⅰ，器件的電阻值是變化的，因?yàn)橐欢ǖ臇艍簩?duì)應(yīng)一定的溝道，由于溝道已經(jīng)形成，只要有很小的漏源電壓UDS，就可以流過(guò)一定的漏極電流ID。由于漏源電壓較小，對(duì)溝道的影響可以忽略不計(jì)，這樣溝道寬度和溝道電子的遷移率幾乎不變，所以ID與UDS幾乎呈線性關(guān)系。當(dāng)UDS較大后，情況有所不同，一方面隨著UDS的增加，靠近漏區(qū)一端的溝道要逐漸變窄；另一方面，溝道電子將達(dá)到散射極限速度，不繼續(xù)增加。于是，盡管UDS繼續(xù)增加，但ID增加緩慢，使溝道的有效阻值逐漸增加，直至靠近漏區(qū)一端的溝道被夾斷，或溝道電子達(dá)到散射極限速度，才使溝道電子的運(yùn)動(dòng)擺脫了溝道電場(chǎng)的影響，開(kāi)始進(jìn)入飽和區(qū)Ⅱ。此后，漏極電流ID趨于穩(wěn)定不變，即特性曲線趨于與橫軸平行。如果繼續(xù)增大漏源電壓，則當(dāng)漏極PN結(jié)發(fā)生雪崩擊穿時(shí)，漏極電流突然增加，曲線再次轉(zhuǎn)折進(jìn)入雪崩區(qū)Ⅲ，直至器件損壞。在應(yīng)用中應(yīng)避免出現(xiàn)這種情況。

與輸出特性密切相關(guān)的參數(shù)是通態(tài)電阻RDS（on）和漏極擊穿電壓UDS。這兩個(gè)參數(shù)將在后面進(jìn)行介紹。

2）飽和特性

功率MOSFET的飽和特性如圖2-51所示。由于功率MOSFET的通態(tài)電阻較大，所以飽和壓降也大。這是因?yàn)椋幌馟TR有超量存儲(chǔ)電荷，它是單極型器件，沒(méi)有載流子的存儲(chǔ)效應(yīng)。為了降低通態(tài)電阻，在設(shè)計(jì)上要采取一些措施。

通態(tài)電阻RDS（on）是功率MOSFET的重要參數(shù)，它與輸出特性和飽和特性密切相關(guān)。通常規(guī)定，在確定的柵源電壓UGS下，功率MOSFET由可調(diào)電阻區(qū)進(jìn)入飽和區(qū)時(shí)的直流電阻為通態(tài)電阻。它是影響最大輸出功率的重要參數(shù)。在開(kāi)關(guān)電路中，它決定了信號(hào)輸出幅度和自身?yè)p耗，還直接影響器件的通態(tài)壓降。隨著器件結(jié)構(gòu)的不同，RDS（on）的計(jì)算方法也不同。以美國(guó)Motolora公司的TMOS器件為例，其通態(tài)電阻RDS（on）由四部分組成：反型層溝道電阻rCH，柵漏積聚區(qū)電阻rACC, FET夾斷區(qū)電阻rjFET，輕摻雜漏極區(qū)電阻rD，如圖2-52所示。溝道電阻rCH隨溝道長(zhǎng)度而增加，結(jié)的夾斷電阻rjEFT與外延區(qū)電阻率和電極寬度成正比，與溝道寬度成反比變化。為了提高器件的耐壓能力，要求外延區(qū)電阻率要高、漏區(qū)要厚，其結(jié)果是使rD增大，也使RDS（on）增大。可見(jiàn)對(duì)耐壓和RDS（on）的要求是互相矛盾的。RDS（on）隨溫度變化，近似呈線性關(guān)系，如圖2-53所示。圖中還表明器件電壓越高，RDS（on）隨溫度變化越顯著。在同樣溫度條件下，器件電壓越高其RDS（on）值越大。

3）轉(zhuǎn)移特性

轉(zhuǎn)移特性表示功率MOSFET的輸入柵源電壓UGS與輸出漏極電流ID之間的關(guān)系。圖2-54中實(shí)線為增強(qiáng)型功率MOSFET的轉(zhuǎn)移特性，虛線為耗盡型功率MOSFET的轉(zhuǎn)移特性。現(xiàn)已商品化的功率MOSFET中增強(qiáng)型占主流。轉(zhuǎn)移特性表示功率MOSFET的放大能力，與GTR中的電流增益β相同，由于功率MOSFET是電壓控制器件，因此用跨導(dǎo)這一參數(shù)來(lái)表示。跨導(dǎo)gm定義為

即表示轉(zhuǎn)移特性的斜率，單位為西門(mén)子（S）。

由于轉(zhuǎn)移特性的非線性，gm與UGS的關(guān)系曲線也是非線性的。圖2-55所示為Motolora公司生產(chǎn)的MTP8N10器件在小信號(hào)下跨導(dǎo)gm與柵壓UGS的關(guān)系曲線。測(cè)試條件為UGS=15V, TC=25℃。為提高gm，除應(yīng)提高單位管芯面積的溝道寬長(zhǎng)比（W/L）外，還應(yīng)具有良好的工藝以保證電子的有效表面遷移率和使有效散射極限速度達(dá)到應(yīng)有的水平。

轉(zhuǎn)移特性曲線與橫坐標(biāo)線的交點(diǎn)即為開(kāi)啟電壓UT，又稱(chēng)閾值電壓。開(kāi)啟電壓UT指溝道體區(qū)表面發(fā)生強(qiáng)反型所需的最低柵極電壓，即表示反型層生成的條件，其意義為柵壓UGS超過(guò)閾值電壓后連接漏區(qū)與源區(qū)的表面反型層已形成溝道。開(kāi)啟電壓UT的大小與耗盡區(qū)內(nèi)單位面積的空間電荷數(shù)量有關(guān)。在工業(yè)應(yīng)用中，常將漏柵短接條件下ID=1mA時(shí)的柵極電壓定義為開(kāi)啟電壓。開(kāi)啟電壓UT還隨結(jié)溫Tj而變化，并且具有負(fù)的溫度系數(shù)，大約結(jié)溫每增高45℃開(kāi)啟電壓UT下降10%，即溫度系數(shù)約為-6.7mV/℃。

4）靜態(tài)參數(shù)

除上面介紹的通態(tài)電阻RDS（on）、跨導(dǎo)gm和開(kāi)啟電壓UT外，還有漏極擊穿電壓、柵源擊穿電壓和最大漏極電流等參數(shù)。

（1）漏極擊穿電壓UDS

UD S決定了功率M OSFET的最高工作電壓，限制了器件的電壓和功率處理能力，這是為了避免器件進(jìn)入雪崩區(qū)而設(shè)的極限參數(shù)。UDS的大小取決于漏極PN結(jié)的雪崩擊穿機(jī)理和柵極對(duì)溝道、漏區(qū)反偏結(jié)耗盡層電場(chǎng)分布，以及器件各部分表面的電場(chǎng)分布效應(yīng)等因素的影響。在選定工作電壓時(shí)，要依據(jù)器件的UDS并留有充分的裕量。由于UDS是N-型外延層電阻率和厚度的函數(shù)，而電阻率隨溫度不同而變化，所以UDS也隨溫度而變化，大約結(jié)溫每升高100℃，則UDS增加10%，結(jié)溫下降時(shí)，UDS也隨之而下降。

（2）柵源擊穿電壓UGS

二氧化硅的介電強(qiáng)度相當(dāng)高，一般不會(huì)對(duì)柵源電壓的實(shí)際工作值構(gòu)成限制，但是對(duì)于柵極氧化層極薄的器件則必須考慮會(huì)因柵源電壓過(guò)高而發(fā)生介電擊穿，在處于非工作狀態(tài)時(shí)因靜電感應(yīng)引起的柵極上的電荷積累有可能構(gòu)成對(duì)器件壽命的威脅。一般將柵源電壓的極限值定為±20V。

（3）最大漏極電流IDM

ID M表征功率M OSFET的電流容量，其大小主要受器件溝道寬度w的限制。

2．動(dòng)態(tài)特性與參數(shù)

動(dòng)態(tài)特性主要影響功率MOSFET的開(kāi)關(guān)過(guò)程，它和GTR相似，開(kāi)關(guān)過(guò)程也分為幾個(gè)階段，但是由于功率MOSFET是單極型器件，是依靠多數(shù)載流子傳導(dǎo)電流的，本身的電阻效應(yīng)和渡越效應(yīng)對(duì)開(kāi)關(guān)過(guò)程的影響可以忽略不計(jì)，因此在開(kāi)關(guān)工作的機(jī)理上又與GTR有較大的差別。功率MOSFET的開(kāi)關(guān)速度高、開(kāi)關(guān)時(shí)間很短，一般在納秒的數(shù)量級(jí)，典型值為20ns。功率MOSFET輸入電壓和輸出電壓對(duì)應(yīng)的波形關(guān)系如圖2-56所示。

導(dǎo)通時(shí)間ton是從輸入信號(hào)ui波形上升到其幅值的10%的時(shí)刻開(kāi)始到輸出信號(hào)uo波形下降到其幅值的90%的時(shí)刻為止所需的時(shí)間；關(guān)斷時(shí)間tof是從輸入信號(hào)波形下降到其幅值的90%的時(shí)刻開(kāi)始到輸出信號(hào)波形上升到其幅值的10%的時(shí)刻為止所需的時(shí)間。導(dǎo)通時(shí)間ton與功率MOSFET的開(kāi)啟電壓UT、柵源間電容CGS和柵漏間電容CGD有關(guān)，也受信號(hào)源的上升時(shí)間和內(nèi)阻的影響。關(guān)斷時(shí)間tof則由功率MOSFET漏源間電容CDS和負(fù)載電阻RD來(lái)決定。

功率MOSFET的極間電容對(duì)開(kāi)關(guān)過(guò)程有直接影響，其等效電路如圖2-57（a）所示。這些電容分為兩類(lèi)：CGS、CGD是由MOS結(jié)構(gòu)形成的，它們的大小決定于幾何形狀和絕緣層的厚度，其數(shù)值很穩(wěn)定，幾乎不隨電壓和溫度變化。CDS則是由PN結(jié)形成的，其大小決定于溝道面積和有關(guān)結(jié)構(gòu)的反偏寬度，它將會(huì)受到電壓和溫度變化的影響。在應(yīng)用中常用輸入電容Ciss、輸出電容Coss和反饋電容Crss的概念，它們與功率MOSFET極間電容的關(guān)系可用下列公式表示：

這些電容與UDS的關(guān)系曲線如圖2-57（b）所示。

開(kāi)關(guān)時(shí)間與器件的極間電容和寄生電感有關(guān)，它們之間的關(guān)系都是非線性的，因此開(kāi)關(guān)時(shí)間明顯地與驅(qū)動(dòng)源參數(shù)和漏極負(fù)載情況有關(guān)。測(cè)試條件不同，參數(shù)值也不同，因此要明確標(biāo)出測(cè)試時(shí)的UDS、ID、驅(qū)動(dòng)源內(nèi)阻Z0、過(guò)驅(qū)動(dòng)?xùn)艠O電壓UGS的脈沖參數(shù)。功率MOSFET的開(kāi)關(guān)速度幾乎不隨溫度變化，其動(dòng)態(tài)損耗也不隨溫度變化，其開(kāi)關(guān)速度僅與寄生電容的充、放電時(shí)間相對(duì)應(yīng)。

導(dǎo)通時(shí)間ton可細(xì)分為延遲時(shí)間td和上升時(shí)間tr兩部分；關(guān)斷時(shí)間tof可細(xì)分為存儲(chǔ)時(shí)間ts和下降時(shí)間tf兩部分。在圖2-56中，輸入信號(hào)電壓上升10%到輸出信號(hào)下降10%之間的時(shí)間間隔為延遲時(shí)間td，它表示柵極輸入電壓出現(xiàn)后并沒(méi)有漏極電流流過(guò)，當(dāng)UGS大于開(kāi)啟電壓UT時(shí)才開(kāi)始出現(xiàn)漏極電流ID，這一段過(guò)程所對(duì)應(yīng)的時(shí)間即td。此后，ID迅速增大并達(dá)最大值，此時(shí)向器件電容充電直至輸出信號(hào)電壓達(dá)到其幅值的90%的這段時(shí)間稱(chēng)為上升時(shí)間tr。當(dāng)輸入信號(hào)減為零時(shí)（從其數(shù)值降為幅值的90%時(shí)刻算起），經(jīng)過(guò)一段柵極電容的存儲(chǔ)時(shí)間ts，柵壓下降到一定數(shù)值ID離開(kāi)功率M OSFET的飽和區(qū)并開(kāi)始下降，輸出信號(hào)電壓變?yōu)槠浞档?0%。注意，此處的存儲(chǔ)時(shí)間ts是指柵極電容的存儲(chǔ)作用，與GTR中超量存儲(chǔ)電荷的作用根本不同。因此也有人用關(guān)斷延遲時(shí)間td（of）這一概念，而不用ts。此后UGS繼續(xù)下降至小于UT時(shí)，漏極電流ID變?yōu)榱悖骷娙莘烹娭凛敵鲭妷悍档?0%為止，這一段時(shí)間稱(chēng)為下降時(shí)間tf，至此關(guān)斷結(jié)束。功率MOSFET開(kāi)關(guān)時(shí)間與漏極電流ID的關(guān)系曲線如圖2-58所示。

功率MOSFET的動(dòng)態(tài)性能還受到漏源電壓變化速度的限制，即器件對(duì)du/dt的最大功耗允許范圍，過(guò)高的du/dt可能導(dǎo)致電路性能變差和引起器件損壞。

3．安全工作區(qū)

功率MOSFET沒(méi)有二次擊穿問(wèn)題，具有非常寬的安全工作區(qū)，特別是在高電壓范圍內(nèi)。但是，功率MOSFET的通態(tài)電阻RDS（on）比較大，所以在低壓部分不僅受最大電流的限制，還要受到自身功耗的限制。

1）正向偏置安全工作區(qū)（FBSOA）

正向偏置安全工作區(qū)如圖2-59所示。它是由四條邊界極限所包圍的區(qū)域。這四條邊界極限是：最大漏源電壓極限線Ⅰ、最大漏極電流極限線Ⅱ、漏源通態(tài)電阻線Ⅲ和最大功耗限制線Ⅳ。最大功耗的限制和GTR相同，是由器件的熱響應(yīng)特性、最大允許結(jié)溫和最大熱阻抗聯(lián)合決定的，對(duì)應(yīng)不同的工作時(shí)間有不同的最大功耗允許范圍，時(shí)間越短最大功耗允許范圍越寬。圖2-59中示出了四種情況：直流（DC）、脈寬10ms、脈寬1ms、脈寬10μs。和GTR安全工作區(qū)相比有兩點(diǎn)明顯的不同：一是功率MOSFET無(wú)二次擊穿問(wèn)題，故不存在二次擊穿功率PS/B限制線；二是GTR飽和壓降很小，自身導(dǎo)通功耗很低，所以最大電流限制線一直延伸到縱坐標(biāo)處，而功率MOSFET的通態(tài)電阻較大。自身導(dǎo)通功耗也較大，所以在低壓側(cè)不僅受最大漏極電流的限制，還要受到通態(tài)電阻RDS（on）的限制。

2）開(kāi)關(guān)安全工作區(qū)（SSOA）

開(kāi)關(guān)安全工作區(qū)表示器件工作的極限范圍，如圖2-60所示。它是由最大峰值電流IDM、最小漏極擊穿電壓UDS和最大結(jié)溫TjM決定的，超出該區(qū)域器件將要損壞。器件的導(dǎo)通與關(guān)斷時(shí)間均小于1μs。

3）轉(zhuǎn)換安全工作區(qū)（CSOA）

功率MOSFET的工作頻率高，經(jīng)常處于轉(zhuǎn)換過(guò)程中，而前述的寄生晶體管又影響到轉(zhuǎn)換問(wèn)題，為此定義了轉(zhuǎn)換安全工作區(qū)，主要限制反向恢復(fù)電荷的數(shù)值。影響轉(zhuǎn)換過(guò)程的因素很多，最后都?xì)w結(jié)到反向恢復(fù)電荷這個(gè)問(wèn)題上，它們的關(guān)系如圖2-61所示。圖中上面一排是與器件相關(guān)的參數(shù)，下面一排是與電路相關(guān)的參數(shù)，其中影響最明顯的是與電路有關(guān)的三個(gè)參數(shù)：轉(zhuǎn)換前二極管中的最大正向電流IFM，重復(fù)電壓UR（或漏源峰值電壓UDSP）和轉(zhuǎn)換速度。

4．溫度穩(wěn)定性

表征功率MOSFET電流放大能力的跨導(dǎo)gm具有-0.2%℃-1的溫度系數(shù)，比GTR的電流放大系數(shù)β的溫度系數(shù)（約+0.8%℃-1）小得多。

MOSFET通態(tài)電阻RDS（on）的溫度系數(shù)約為（0.4%～0.8%）℃-1，在大功率變流裝置中，功率MOSFET并聯(lián)使用時(shí)，隨著電流增大，正溫度系數(shù)使各并聯(lián)器件的通態(tài)電阻增大，因而各并聯(lián)器件的電流分布趨向均衡。

當(dāng)柵極開(kāi)路時(shí)，漏極和源極間的擊穿電壓UDSS等于漏極和襯底之間PN結(jié)的反向擊穿電壓，擊穿后的伏安特性與一個(gè)PN結(jié)反向擊穿后的伏安特性相同，因?yàn)镻N結(jié)反向特性是正溫度系數(shù)，所以UDSS隨溫度的升高而增大。

2.4.3 柵極的驅(qū)動(dòng)與保護(hù)

1．柵極驅(qū)動(dòng)特性

1）柵極驅(qū)動(dòng)特性簡(jiǎn)介

功率MOSFET為單極型器件，沒(méi)有少數(shù)載流子的存儲(chǔ)效應(yīng)，輸入阻抗高。因而開(kāi)關(guān)速度可以提高，驅(qū)動(dòng)功率小，電路簡(jiǎn)單。但是，功率MOSFET的極間電容較大，因而工作速度和驅(qū)動(dòng)源的阻抗有關(guān)。和GTR相似，功率MOSFET的柵極驅(qū)動(dòng)也需要考慮保護(hù)、隔離等問(wèn)題。

驅(qū)動(dòng)電路簡(jiǎn)單這一特點(diǎn)可以通過(guò)圖2-62所示高壓變換器兩種輸出級(jí)的對(duì)比明顯看出。圖2-62（a）為由TMOS器件MTM2V90組成的輸出級(jí)，該器件的最大漏極電流為3.2A，脈沖電流為7A，開(kāi)關(guān)安全工作區(qū)為7A、900V。該電路輸入阻抗高、開(kāi)關(guān)速度快，且無(wú)二次擊穿問(wèn)題，其驅(qū)動(dòng)電路幾乎沒(méi)有什么部件。圖2-62（b）為由MJ8505型GTR組成的輸出級(jí)，該電路則需要推拉式復(fù)合驅(qū)動(dòng)，盡管其反向偏置安全工作區(qū)僅為3A、900V或4.7A、800V，但增加了由左側(cè)的十幾個(gè)元件組成的驅(qū)動(dòng)電路，為了提高開(kāi)關(guān)速度，還需用鉗位電路。與圖2-62（a）相比，圖2.62（b）電路復(fù)雜得多。

功率MOSFET的極間電容較大，驅(qū)動(dòng)功率MOSFET的柵極相當(dāng)于驅(qū)動(dòng)一個(gè)容性網(wǎng)絡(luò)，器件的寄生電容、驅(qū)動(dòng)源阻抗都直接影響開(kāi)關(guān)速度。如果與驅(qū)動(dòng)電路配合不當(dāng)，則難以發(fā)揮其優(yōu)點(diǎn)。一般驅(qū)動(dòng)電路的設(shè)計(jì)就是圍繞著如何充分發(fā)揮功率MOSFET的優(yōu)點(diǎn)并使電路簡(jiǎn)單、快速且具保護(hù)功能。理想的柵極驅(qū)動(dòng)等效電路如圖2-63所示，圖中開(kāi)關(guān)S1接通充電路徑，開(kāi)關(guān)S2控制放電過(guò)程。不管等效電阻的大小和充電的速率如何。Ciss和UGS（on）的數(shù)值決定了導(dǎo)通期間傳輸?shù)哪芰亢完P(guān)斷時(shí)間的損耗，也就是說(shuō)，損耗在Ron上的能量和Ron的大小、柵極電流均無(wú)關(guān)系。

2）柵極驅(qū)動(dòng)特性

盡管功率MOSFET柵源間靜態(tài)電阻極大，靜態(tài)時(shí)柵極驅(qū)動(dòng)電流幾乎為零，但由于柵極輸入電容的存在，柵極在導(dǎo)通和關(guān)斷的動(dòng)態(tài)驅(qū)動(dòng)中仍需要一定的驅(qū)動(dòng)電流。

（1）導(dǎo)通驅(qū)動(dòng)特性

功率MOSFET的導(dǎo)通驅(qū)動(dòng)特性的電路與電壓、電流波形如圖2-64所示。圖2-64（a）中信號(hào)源電壓uS是脈沖上升沿波形，rS是信號(hào)源內(nèi)阻，該信號(hào)源可以提供一定的功率。功率MOSFET的負(fù)載是接在漏極上的電感L, VD為續(xù)流二極管，為器件截止時(shí)釋放負(fù)載L中的儲(chǔ)能提供通路，避免漏極承受過(guò)電壓。LSD和LSS分別是漏極和源極外引線電感，在導(dǎo)通和關(guān)斷過(guò)程中，分布電感的影響不可忽略。CGD和CGS分別是柵漏和漏源極間電容。

圖2-64（b）、（c）、（d）分別為柵極電壓uGS、漏極電流iD、漏源電壓uDS在導(dǎo)通過(guò)程中的波形。圖（b）中虛線代表信號(hào)源空載電壓uS的波形。這些波形都是在器件處于穩(wěn)定開(kāi)關(guān)循環(huán)中的一個(gè)部分。

設(shè)信號(hào)源電壓uS在t0時(shí)刻開(kāi)始上升，此后可分為四個(gè)階段說(shuō)明器件的導(dǎo)通過(guò)程。

①t0≤t≤t1階段。在此階段，信號(hào)源給功率MOSFET柵極輸入電容充電，柵極電壓逐漸上升，到t1時(shí)刻?hào)艠O電壓達(dá)到開(kāi)啟電壓UT值，開(kāi)始出現(xiàn)漏極電流。

②t1≤t≤t2階段。在此階段柵源電壓uGS＜uS，這是因?yàn)殡S著漏極電流iD上升，引線電感LSS上的感應(yīng)電動(dòng)勢(shì)使源極電位升高，使uGS減小。另外，隨著漏極電流iD上升，引線電感LSS上的感應(yīng)電動(dòng)勢(shì)又使漏極電位下降，于是極間電容CGD上的初始電壓通過(guò)功率MOSFET、LSS和信號(hào)源放電，放電電流在信號(hào)源內(nèi)阻rS上的壓降使柵源間電壓uGS減小。這一段時(shí)間間隔大約在1μs左右。負(fù)載電感L在t0之前通過(guò)續(xù)流二極管VD放電，到t1時(shí)刻功率MOSFET雖已開(kāi)始導(dǎo)電，但續(xù)流二極管尚未恢復(fù)關(guān)斷，即t1～t2期間漏極電流反向流過(guò)續(xù)流二極管VD，隨著柵源電壓UGS上升，反向通過(guò)續(xù)流二極管的漏極電流一直上升到續(xù)流管恢復(fù)電流的峰值IM。

在t1～t2階段，由于續(xù)流二極管中有恢復(fù)電流流過(guò)，負(fù)載L被旁路，所以功率MOSFET的漏極負(fù)載阻抗很低，器件處于恒流區(qū)內(nèi)，負(fù)載壓降很小，器件壓降較高，故漏源電壓uDS的波形只是隨著iD上升而略有減小，如圖2-64（d）所示。

③t2≤t≤t3階段。從t2時(shí)刻開(kāi)始，續(xù)流二極管VD的恢復(fù)電流迅速減小，并恢復(fù)反向關(guān)斷，漏極電流從續(xù)流二極管VD轉(zhuǎn)移到負(fù)載電感L。由于負(fù)載阻抗增大，漏源電壓迅速減小，到t3時(shí)刻，器件進(jìn)入飽和。t2～t3時(shí)間間隔通常為數(shù)十納秒。在這么短暫的時(shí)間內(nèi)，漏極電位急劇降低，將會(huì)激發(fā)極間電容CGD通過(guò)元件LSS和信號(hào)源而形成衰減振蕩過(guò)程。工作電源電壓UE越高，初始振蕩幅度就越大，見(jiàn)圖2-64（b）。漏極電流也有相應(yīng)的振蕩過(guò)程，見(jiàn)圖2-64（c）。

④t＞t3階段。t＞t3之后，器件已經(jīng)飽和，若忽略電阻因素，則漏極回路中只有直流電源UE和電感L、LSS和LSD，因此t3時(shí)刻之后，漏極電流iD線性上升，見(jiàn)圖2-64（c）。

從t0至t2時(shí)刻，是功率MOSFET的導(dǎo)通時(shí)間，顯然，此導(dǎo)通時(shí)間不完全決定于器件本身，而與外電路參數(shù)有關(guān)，尤其與信號(hào)源內(nèi)阻rS有關(guān)。rS減小，可使柵極輸入電容充電至開(kāi)啟電壓UT的時(shí)間和電容CGD的放電時(shí)間都縮短，即導(dǎo)通時(shí)間縮短。

（2）關(guān)斷驅(qū)動(dòng)特性

在功率MOSFET的關(guān)斷過(guò)程中，柵源電壓uGS、漏極電流iD和漏源電壓uDS的波形如圖2-65所示。

圖2-65（a）中虛線所示是關(guān)斷時(shí)信號(hào)源電壓uS的波形，可以分為三個(gè)階段說(shuō)明圖2-64（a）電路的關(guān)斷過(guò)程。

①t0≤t≤t1階段。信號(hào)源電壓uS從t0開(kāi)始下降，柵源極間電容CGS和柵漏極間電容CGD在導(dǎo)通驅(qū)動(dòng)最后階段被信號(hào)源所充的電壓，現(xiàn)在要通過(guò)信號(hào)源釋放，放電時(shí)間常數(shù)（CGS+CGD）rS 使柵源電壓uGS的下降速率比uS 緩慢，如圖2-65（b）所示。在此階段，器件的飽和深度逐漸衰退，但尚未退出飽和，所以漏極電流iD波形仍然保持線性上升。到t1時(shí)刻，柵源電壓uGS減小到uGS=uDS+UT時(shí)，器件的導(dǎo)電溝道處于預(yù)關(guān)斷狀態(tài)。t1時(shí)刻之后溝道關(guān)斷區(qū)加長(zhǎng)，器件進(jìn)入放大狀態(tài)。

②t1≤t≤t2階段。t1之后因功率MOSFET已退出飽和區(qū)進(jìn)入恒流區(qū)，故漏極電流iD的上升速率逐漸減小，直至t2時(shí)刻，diD/dt=0。漏源電壓uDS也從t1開(kāi)始逐漸升高，見(jiàn)圖2-65（c）。至t2時(shí)刻，uDS=UE。

由于漏極電位升高，極間電容CGD將通過(guò)信號(hào)源被充電，充電電流在信號(hào)源內(nèi)阻rS上的壓降使柵源電壓緩慢下降，波形見(jiàn)圖2-65（a）。

③t2≤t≤t3階段。在t2時(shí)刻漏極電位上升到與電源相同，負(fù)載電感L上的感應(yīng)電動(dòng)勢(shì)為零。t2之后，負(fù)載電感L、LSS和LSD將釋放儲(chǔ)能，L通過(guò)續(xù)流二極管VD釋放能量；LSS和LSD釋放儲(chǔ)能時(shí)產(chǎn)生的感應(yīng)電動(dòng)勢(shì)使漏源電壓uDS＞UE，見(jiàn)圖2-65（c）。因引線電感LSS和LSD都很小，儲(chǔ)能釋放極快，故漏源電壓迅速回復(fù)到UE, t2～t3時(shí)間極短。在此期間，漏極電流iD也迅速下降到零。應(yīng)注意增設(shè)緩沖電路或限幅電路，抑制uDS過(guò)電壓，防止功率MOSFET被擊穿。

在此階段，uDS的尖峰過(guò)電壓也會(huì)通過(guò)柵漏極間電容CGD耦合到柵極。但因柵源極間電容CGS比CGD大得多，所以在柵源電壓uGS上不會(huì)出現(xiàn)相等的尖峰電壓。柵源極間電容在此期間可以通過(guò)信號(hào)源放電，至t3時(shí)，uGS=0。

上述關(guān)斷過(guò)程說(shuō)明，在關(guān)斷的三個(gè)階段中，信號(hào)源都有灌入電流流過(guò)，也就是說(shuō)功率MOSFET關(guān)斷控制時(shí)柵極需要負(fù)的驅(qū)動(dòng)功率。

2．柵極驅(qū)動(dòng)電路

不同功率的功率MOSFET有不同的極間電容量，功率越大，極間電容也越大，在導(dǎo)通和關(guān)斷驅(qū)動(dòng)中所需的驅(qū)動(dòng)電流也越大。可以作粗略的計(jì)算來(lái)確定柵極驅(qū)動(dòng)電流值，選取適當(dāng)?shù)尿?qū)動(dòng)元器件。

根據(jù)已知被驅(qū)動(dòng)的功率MOSFET的型號(hào)，可查得器件的柵源極間電容CGS和柵漏極間電容CGD。在導(dǎo)通驅(qū)動(dòng)時(shí)，預(yù)計(jì)在ts時(shí)間內(nèi)近似線性地將柵極輸入電容Ci充電至器件飽和導(dǎo)通所需的柵源電壓uGS，則導(dǎo)通驅(qū)動(dòng)電流為

式中，Ci=CGS+CGD為器件生產(chǎn)廠推薦的一種工程近似計(jì)算方法。該式是選取導(dǎo)通驅(qū)動(dòng)元件的主要依據(jù)。

設(shè)功率MOSFET截止時(shí)漏極電壓為uDS，預(yù)計(jì)器件在ts′時(shí)間內(nèi)柵漏極間電容CGD放電完畢，則關(guān)斷驅(qū)動(dòng)電流為

該式是選取關(guān)斷驅(qū)動(dòng)元件的主要依據(jù)。

柵極驅(qū)動(dòng)電路的形式各種各樣，按驅(qū)動(dòng)電路與柵極的連接方式可分為兩類(lèi)：直接驅(qū)動(dòng)和隔離驅(qū)動(dòng)。

1）直接驅(qū)動(dòng)的基本形式

（1）TTL驅(qū)動(dòng)電路

圖2-66（a）為最簡(jiǎn)單的TTL驅(qū)動(dòng)電路，它能輸出導(dǎo)通驅(qū)動(dòng)電流IG（on）和吸取關(guān)斷電流IG（o f）。圖中TTL電路可以是驅(qū)動(dòng)器、緩沖器或其他邏輯電路。這種集電極的驅(qū)動(dòng)器末級(jí)是單管輸出，受其灌電流的限制外接電阻R都在數(shù)百歐姆。用這種驅(qū)動(dòng)器驅(qū)動(dòng)功率MOSFET導(dǎo)通時(shí)，因R阻值較大，器件的導(dǎo)通時(shí)間較長(zhǎng)。

圖2-66（b）為能快速導(dǎo)通的改進(jìn)電路，它減小了TTL上的功耗。當(dāng)TTL輸出管導(dǎo)通時(shí)，功率MOSFET的輸入電容被短路至地，這時(shí)吸收電流的能力受該導(dǎo)通管的β值和它可能得到的基極電流的限制。而TTL輸出為高電平時(shí)，柵極通過(guò)附加的晶體管VT獲得電壓及電流，充電能力提高，因而導(dǎo)通速度加快。

（2）互補(bǔ)輸出驅(qū)動(dòng)

圖2-67（a）為由晶體管組成的互補(bǔ)輸出驅(qū)動(dòng)電路，采用這種電路不但可提高導(dǎo)通時(shí)的速度，而且也可提高關(guān)斷時(shí)的速度。在這種電路中輸出晶體管VT是作為射極跟隨器工作的，不會(huì)出現(xiàn)飽和狀態(tài)，因而不影響功率MOSFET的開(kāi)關(guān)頻率。

圖2-67（b）為由MOS管組成的互補(bǔ)輸出驅(qū)動(dòng)電路，由于采用了-UE電源，在關(guān)斷驅(qū)動(dòng)時(shí)，可加速柵極輸入電容的放電，縮短關(guān)斷時(shí)間。

（3）CMOS驅(qū)動(dòng)電路

直接用CMOS器件也可以驅(qū)動(dòng)功率MOSFET，而且它們可以共用一組電源。柵極電壓在小于10V時(shí)，MOSFET將處于電阻區(qū)，不需要外接電阻，電路更簡(jiǎn)單。不過(guò)開(kāi)關(guān)速度低且驅(qū)動(dòng)功率要受電流源和CMOS器件吸收電容量的限制。

2）隔離驅(qū)動(dòng)電路

隔離式柵極驅(qū)動(dòng)電路根據(jù)隔離元件的不同可分為電磁隔離和光電隔離兩種。

脈沖變壓器是典型的電磁隔離元件，圖2-68示出了幾種脈沖變壓器驅(qū)動(dòng)的形式。圖2-68（a）利用續(xù)流二極管VD限制了驅(qū)動(dòng)晶體管VT中出現(xiàn)的過(guò)電壓，關(guān)斷時(shí)間較長(zhǎng)。圖2-68（b）示出的電路，在續(xù)流二極管VD支路中串接一只穩(wěn)壓管VDS，當(dāng)VT關(guān)斷時(shí)起鉗位作用，從而縮短了關(guān)斷時(shí)間。圖2-68（c）所示電路是在柵極電阻上并聯(lián)了加速二極管VDS，使充電電流經(jīng)過(guò)它向輸入電容充電，增大了充電電流，加快了導(dǎo)通速度。圖2-68（d）是用互補(bǔ)形式驅(qū)動(dòng)功率MOSFET的柵極，由于關(guān)斷時(shí)利用二次繞組N2形成的反向電壓，因此明顯地降低了關(guān)斷過(guò)程的時(shí)間延遲。

采用光耦合器的隔離驅(qū)動(dòng)電路如圖2-69所示。圖2-69（a）為標(biāo)準(zhǔn)的光耦合電路，光耦合器將控制信號(hào)回路與驅(qū)動(dòng)回路隔離，使輸出級(jí)等效電阻值減小，從而解決了柵極驅(qū)動(dòng)源低阻抗的問(wèn)題，但由于光耦合器響應(yīng)速度慢，因此使開(kāi)關(guān)延遲時(shí)間加長(zhǎng)，限制了使用頻率。圖2-69（b）為改進(jìn)的光耦合電路，此電路使阻抗進(jìn)一步降低，因而使柵極驅(qū)動(dòng)的關(guān)斷延遲時(shí)間進(jìn)一步縮短，延遲時(shí)間的數(shù)量級(jí)仍為微秒級(jí)。

3．并聯(lián)應(yīng)用

功率MOSFET不會(huì)因電流集中引起器件損壞，這是它的突出優(yōu)點(diǎn)。因?yàn)楣β蔒OSFET的轉(zhuǎn)移特性具有負(fù)的溫度系數(shù)，當(dāng)某一部分的漏極電流增加時(shí)，由于歐姆損耗增大會(huì)引起該區(qū)域的溫度升高，結(jié)溫增加漏極電流又降下來(lái)，這種特性消除了因電流集中出現(xiàn)局部熱點(diǎn)的可能性。在并聯(lián)應(yīng)用以擴(kuò)大電流容量時(shí)可以利用這一特性使電流均衡。由于并聯(lián)連接的各器件的通態(tài)電阻RDS（on）不匹配，流過(guò)的電流按各自的通態(tài)電阻值成反比例分配，在通態(tài)電阻RDS（on）最小的器件中流過(guò)最大的電流，造成了靜態(tài)漏極電流的不均衡。但電流較大的器件結(jié)溫升高，通態(tài)電阻增大又使電流降下來(lái)，這樣自動(dòng)調(diào)節(jié)補(bǔ)償使電流分配趨于均衡。因此靜態(tài)電流均衡的問(wèn)題不大。

功率MOSFET在并聯(lián)應(yīng)用中的關(guān)鍵問(wèn)題是要做好電流的動(dòng)態(tài)均衡分配。所謂動(dòng)態(tài)電流不僅指導(dǎo)通和關(guān)斷期間的電流，還指窄脈沖和占空比小的峰值電流。影響動(dòng)態(tài)電流均衡的因素主要是：跨導(dǎo)gm、開(kāi)啟電壓UT、通態(tài)電阻RDS（on）和開(kāi)關(guān)速度。因此在使用中首先應(yīng)使并聯(lián)器件的參數(shù)分散性盡可能小，特別是轉(zhuǎn)移特性最好一致，因?yàn)檫@樣跨導(dǎo)gm和開(kāi)啟電壓UT就是相同的，它們的柵源電壓同時(shí)變化，保證器件開(kāi)關(guān)通過(guò)線性區(qū)時(shí)不會(huì)有局部電流不平衡而過(guò)載。但是，要尋求參數(shù)完全相同的器件是很困難的，實(shí)際上只要在選取與匹配參數(shù)時(shí)考慮在電流分配不均的情況下負(fù)擔(dān)最重的器件保證在安全工作區(qū)之內(nèi)就行。電路結(jié)構(gòu)不同，對(duì)動(dòng)態(tài)均流的影響也不同，若為感性負(fù)載，將會(huì)造成十分明顯的影響，選配器件時(shí)必須考慮這一因素。由于功率MOSFET的寄生電容較大，工作頻率又高，引線及各種寄生電感極易造成寄生振蕩，必須采取措施加以消除。

可見(jiàn)功率MOSFET雖然適于并聯(lián)應(yīng)用，但并非簡(jiǎn)單并聯(lián)就可奏效。在實(shí)際應(yīng)用中常采用下述措施來(lái)獲得較為滿(mǎn)意的并聯(lián)效果：

（1）并聯(lián)功率MOSFET的各柵極分別用電阻分開(kāi)，柵極驅(qū)動(dòng)電路的輸出阻抗應(yīng)小于串入的電阻值。例如，當(dāng)ID為5～40A時(shí)，可用10～100Ω的電阻。

（2）在每個(gè)柵極引線上設(shè)置鐵氧體磁珠，即在導(dǎo)線上套一個(gè)小磁環(huán)形成有損耗阻尼環(huán)節(jié)。

（3）必要時(shí)在各個(gè)器件的漏柵之間接入數(shù)百皮法的小電容，以改變耦合電壓的相位關(guān)系。

（4）在源極接入適當(dāng)?shù)碾姼小?/p>

（5）精心布局，盡量做到器件完全對(duì)稱(chēng)、連線長(zhǎng)度相同且減短、加粗和使用多股絞線。

4．使用中的保護(hù)措施

功率MOSFET的薄弱之處是柵極絕緣層易被擊穿損壞，柵源間電壓不得超過(guò)±20V。一般認(rèn)為絕緣柵場(chǎng)效應(yīng)管易受各種靜電感應(yīng)而擊穿柵極絕緣層，實(shí)際上這種損壞的可能性還與器件的大小有關(guān)，管芯尺寸大，柵極輸入電容也大，受靜電電荷充電而使柵源間電壓超過(guò)±20V而擊穿的可能性相對(duì)小些。此外，柵極輸入電容可能經(jīng)受多次靜電電荷充電，電荷積累使柵極電壓超過(guò)±20V而擊穿的可能性也是實(shí)際存在的。

為此，在使用時(shí)必須注意如下保護(hù)措施。

1）防止靜電擊穿

功率MOSFET的最大優(yōu)點(diǎn)是具有極高的輸入阻抗，因此在靜電較強(qiáng)的場(chǎng)合難于泄放電荷，容易引起靜電擊穿。靜電擊穿有兩種形式：一是電壓型即柵極的薄氧化層發(fā)生擊穿形成針孔，使柵極和源極間短路，或者使柵極和漏極間短路；二是功率型即金屬化薄膜鋁條被熔斷，造成柵極開(kāi)路或是源極開(kāi)路。

防止靜電擊穿應(yīng)注意：

（1）在測(cè)試和接入電路之前器件應(yīng)存放在靜電包裝袋、導(dǎo)電材料或金屬容器中，不能放在塑料盒或塑料袋中。取用時(shí)應(yīng)拿管殼部分而不是引線部分。工作人員需通過(guò)腕帶良好接地。

（2）將器件接入電路時(shí)，工作臺(tái)和電烙鐵都必須良好接地，焊接時(shí)電烙鐵應(yīng)斷電。

（3）在測(cè)試器件時(shí)，測(cè)量?jī)x器和工作臺(tái)都必須良好接地。器件的三個(gè)電極未全部接入測(cè)試儀器或電路前不要施加電壓。改換測(cè)試范圍時(shí)，電壓和電流都必須先恢復(fù)到零。

（4）注意柵極電壓不要過(guò)限。

2）防止偶然性振蕩損壞器件

功率MOSFET與測(cè)試儀器、接插盒等的輸入電容、輸入電阻匹配不當(dāng)時(shí)可能出現(xiàn)偶然性振蕩，造成器件損壞。因此在用圖示儀等儀器測(cè)試時(shí)，在器件的柵極端子處外接10kΩ串聯(lián)電阻，也可在柵極-源極之間外接大約0.5μF的電容器。

3）防止過(guò)電壓

首先是柵源間的過(guò)電壓保護(hù)。如果柵源間的阻抗過(guò)高，則漏源間電壓的突變會(huì)通過(guò)極間電容耦合到柵極而產(chǎn)生相當(dāng)高的UGS電壓過(guò)沖，這一電壓會(huì)引起柵極氧化層永久性損壞，如果是正方向的UGS瞬態(tài)電壓還會(huì)導(dǎo)致器件的誤導(dǎo)通。為此要適當(dāng)降低柵極驅(qū)動(dòng)電路的阻抗，在柵極-源極之間并接阻尼電阻或并接約20V的穩(wěn)壓管。特別要防止柵極開(kāi)路工作。

其次是漏源間的過(guò)電壓防護(hù)。如果電路中有電感性負(fù)載，則當(dāng)器件關(guān)斷時(shí)，漏極電流的突變（di/dt）會(huì)產(chǎn)生比電源電壓還高得多的漏極電壓過(guò)沖，導(dǎo)致器件的損壞。應(yīng)采取穩(wěn)壓管鉗位，二極管-RC鉗位或RC抑制電路等保護(hù)措施。

4）防止過(guò)電流

若干負(fù)載的接入或切斷均可能產(chǎn)生很高的沖擊電流，以至超過(guò)IDM極限值，此時(shí)必須用電流傳感器和控制電路使元器件回路迅速斷開(kāi)。在脈沖電路應(yīng)用中不僅要保證峰值電流IPK不超過(guò)最大額定值IDM，而且還要保證其有效值電流-也不超過(guò)最大額定值IDM，其中D為占空比。

性能指標(biāo)中給出的連續(xù)電流的最大額定值并不表示實(shí)際系統(tǒng)中器件能安全工作的連續(xù)電流，因?yàn)楣β蔒OSFET還要考慮導(dǎo)通電阻功耗的限制。使用中應(yīng)根據(jù)導(dǎo)通電阻并結(jié)合器件的結(jié)-殼熱阻來(lái)正確選用電流容量。

5）消除寄生晶體管和二極管的影響

由于功率MOSFET內(nèi)部構(gòu)成寄生晶體管和二極管，通常，若短接該寄生晶體管的基極和發(fā)射極就會(huì)造成二次擊穿。另外寄生二極管的恢復(fù)時(shí)間為150ns，而當(dāng)耐壓為450V時(shí)恢復(fù)時(shí)間為500～1000ns。因此，在橋式開(kāi)關(guān)電路中功率MOSFET應(yīng)外接快速恢復(fù)并聯(lián)二極管，以避免發(fā)生橋臂直通短路。

2.4.4 VMOSFET模塊

1.VMOSFET模塊電原理圖

VMOSFET模塊分一單元、二單元、四單元、六單元幾種。

一單元VMOSFET模塊的電原理圖如圖2-70所示，與普通VMOSFET單管相比較，多了一只反并聯(lián)二極管。有的普通VMOSFET管中裝有反并聯(lián)二極管，這樣兩者完全相同。

二單元VMOSFET模塊是由兩個(gè)一單元VMOSFET模塊組合而成的。二單元VMOSFET模塊有兩種封裝形式：一種是兩個(gè)一單元VMOSFET模 塊 組 成 橋 臂，如圖2-71（a）、（b）、（c）所示；另一種是兩個(gè)一單元VMOSFET模塊獨(dú)立封裝在同一模塊內(nèi)，在模塊外連接組成橋臂，如圖2-71（d）、（e）、（f）所示。

四單元VMOSFET模塊的電原理圖如圖2-72所示。它的主要用處是組成單相橋式電路。

六單元VMOSFET模塊主要用于三相橋式電路。它的電原理圖如圖2-73所示。

2.VMOSFET模塊的主要參數(shù)

（1）漏極-源極反向擊穿電壓U（BR）DS（或UDSS）——在柵極-源極電壓UGS=0V、漏極-源極之間的反向漏電流達(dá)到某一規(guī)定值（一般選定10μA）時(shí)，漏極-源極電壓稱(chēng)為反向擊穿電壓。平時(shí)所說(shuō)的耐壓U（BR）DSS（也稱(chēng)斷態(tài)重復(fù)峰值電壓或額定電壓）規(guī)定為U（BR）DS的80%。

（2）漏極-源極電流IDS（或漏極電流ID）——在漏極-源極電壓UDS和柵極-源極電壓UGS為規(guī)定值時(shí)，VMOS管漏極-源極間流過(guò)的電流。

額定漏極-源極電流IDSN（或額定漏極電流IDN）——VMOS管允許通過(guò)的最大有效值電流。

漏極-源極脈沖電流峰值IDSM（或漏極脈沖電流峰值IDM）——VMOS管允許通過(guò)的最高脈沖電流的幅值。

一般情況下，IDSM為IDSN的2～4倍。但在生產(chǎn)廠家產(chǎn)品說(shuō)明書(shū)中給出的IDSN（或IDSM）是對(duì)應(yīng)于結(jié)溫Tj=25℃的數(shù)據(jù)，顯然這與實(shí)際應(yīng)用的情況不相符。

（3）柵極-源極通態(tài)電阻RDS（on））——在一定的柵極-源極電壓下，VMOS管由恒阻區(qū)進(jìn)入恒流區(qū)的直流電阻。RDS（on）的大小決定了VMOS管通態(tài)壓降UF和輸出功率PD的大小。RD S（on）越小，UF越低，輸出功率PD越大。

（4）額定輸出功率PDN——在額定結(jié)溫TjM（有時(shí)規(guī)定在額定管殼溫度TCN）下，VMOS管能夠承受的發(fā)熱功率。