1.2 降低微處理器的功耗

1.2.1 選擇低功耗的微處理器

對于一個嵌入式系統(tǒng)，一旦微處理器和操作系統(tǒng)（OS）被選定，整個系統(tǒng)的框架便大致可以確定了。在選擇一個微處理器時，除了要注意其性能的優(yōu)劣（如時鐘頻率等）及所提供的接口和功能外，也不能夠忽視其功耗特性。因為微處理器是整個嵌入式系統(tǒng)主要的功率消耗源。對于一個移動（手持）設(shè)備，除了顯示屏以外，微處理器的功率消耗幾乎是的整個系統(tǒng)功耗的一半，甚至更多（視系統(tǒng)具體情況而定）。選擇合適的微處理器對整個系統(tǒng)功耗大小有舉足輕重的影響。

微處理器的選擇通常在微處理器的性能（Performance）和功耗（Power Consumption）兩方面進行比較。通常可以采用Watt/MIPS這個指標來進行衡量，即每執(zhí)行1M次指令所消耗的能量。實際上，由于各個微處理器的體系結(jié)構(gòu)有很大差異，衡量性能的方式也不盡相同。

微處理器的功率消耗可以分為兩大部分：一是內(nèi)核消耗功率PCORE，二是外部接口控制器消耗功率PI/O。總的功率消耗是兩者之和，即P=PCORE+PI/O。PCORE與其供電電壓和時鐘頻率有關(guān)；而PI/O除了與各個專門I/O控制器的自身功耗有關(guān)外，還與地址總線和數(shù)據(jù)總線寬度有關(guān)。

為了滿足低功耗系統(tǒng)設(shè)計的需求，很多微處理器生產(chǎn)廠商都推出了自己的低功耗產(chǎn)品，如Philips公司的P8XLPC系列、TI公司的MSP430系列、Microchip公司的PIC系列，以及NXP公司的ARMCortex-M0系列等。這一系列的微處理器本身具有超低功耗特性，能夠工作在低電壓和低頻率狀態(tài)。選擇時需要對微處理器的特性、工作模式、工作電流、休眠電流、掉電電流等參數(shù)進行詳細的分析。

例如，Microchip公司采用nanoWattXLP極低功耗技術(shù)的MCU，其典型電流消耗為：掉電電流小于100nA，看門狗電流消耗小于800nA，實時時鐘和日歷電流消耗小于800nA。該公司的PIC24F16KA系列的MCU，典型休眠電流可以低至20nA，實時時鐘電流達490nA，看門狗定時器電流達370nA。

NXP公司采用ARMCortex-M0內(nèi)核的LPC11××系列32位微處理器的能耗僅為85μW/MHz。在睡眠工作模式（＠12MHz）下的功耗為600.0μW，深度睡眠工作模式的功耗為19.8μW，深度掉電工作模式的功耗為0.726μW。

1.2.2 降低供電電壓和時鐘頻率

由式（1.4）可知，CMOS電路中的功率消耗與電路的開關(guān)頻率呈線性關(guān)系，與供電電壓呈二次平方關(guān)系。

低功耗微處理器中幾乎全部采用CMOS器件，對于一塊微處理器芯片來說，VCORE（芯片內(nèi)核電壓）電壓越高，時鐘頻率越快，則功率消耗越大。所以，在能夠保證滿足正常功能的前提下，應(yīng)盡可能選擇能夠在低電壓工作的微處理器芯片。由于器件的功耗與器件供電電壓的平方成正比。當(dāng)供電電壓由5V降到3.3V時，功耗將減少50%以上；當(dāng)電壓降到1.8V時，功耗將減少80%以上。

對于已經(jīng)選定的微處理器芯片來講，應(yīng)盡可能降低其工作（時鐘）頻率。例如，NXP公司采用ARMCortex-M0內(nèi)核的LPC11××系列32位微處理器，在系統(tǒng)時鐘為12MHz時，功耗為9.9mW；在系統(tǒng)時鐘為50MHz時，功耗為29.7mW。MPC8270微處理器在CPU時鐘為233MHz時，功耗為1W；在系統(tǒng)時鐘為450MHz時，功耗為1.67W。

可以采用動態(tài)電源管理、動態(tài)改變微處理器時鐘、RC振蕩器（比晶體振蕩器或鎖相環(huán)更省電）等技術(shù)降低微處理器的功耗。

1.2.3 選擇合適的總線寬度

如果考慮數(shù)據(jù)傳輸速度，微處理器的總線寬度越寬越好。而對于一個對功耗敏感的低功耗系統(tǒng)來說，如何選擇微處理器的總線寬度就需要仔細考慮了。

根據(jù)公式，對于總線上的每一條線，都會存在這樣的功率消耗。顯而易見，當(dāng)總線寬度越寬（數(shù)量越多）時，功耗自然越大。總線的每一條線上的容性負載可能不一樣，但一般都在4～12pF之間。如表1.1所示，一片1MbFlash通過8bit和16bit的總線與微處理器相連，在總線頻率為4MHz、總線電壓為3.3V時，采用16bit總線和采用8bit總線之間存在3.7mW的功耗差異。

表1.1 16bit總線和8bit總線的功耗

然而，對于需要大量頻繁地存取數(shù)據(jù)的場合，采用8bit總線也不見得會降低功耗，因為頻繁地存取數(shù)據(jù)，增加了讀/寫周期，也同樣需要消耗功率。

與采用外置Flash相比，采用內(nèi)置Flash的微處理器可以大大降低系統(tǒng)的功率消耗。在存儲容量需求較小的條件下，采用FRAM代替一般的Flash或E2PROM，將會節(jié)省很多電能，因為FRAM的寫入功耗是Flash和E2PROM的

1.2.4 設(shè)計低功耗的接口電路

接口電路的低功耗設(shè)計需要考慮：選用低功耗的外圍接口芯片、上拉電阻/下拉電阻的選取、對懸空引腳端的處理、是否需要采用I/O緩沖器等因素。

1.上拉電阻/下拉電阻的選取

例如，在一個3.3V的系統(tǒng)中，I/O接口采用4.7kΩ的上拉電阻，當(dāng)輸出為低電平時，每只引腳端上的電流消耗為0.7mA，如果有10個這樣的引腳端，就會消耗7mA電流。采用10kΩ的上拉電阻，每只引腳端上的電流消耗為0.33mA，10個引腳端僅消耗3.3mA電流。

當(dāng)一個引腳端在多數(shù)情況下為低電平時，也可以考慮采用下拉電阻，以節(jié)省功率。

因此，系統(tǒng)設(shè)計時，在保證驅(qū)動能力的前提下，即能夠確保IC的VIH或VIL的情況下，電路中應(yīng)盡可能采用阻值較大的上拉/下拉電阻，以減小在電阻上的能量消耗。

2.懸空引腳端的處理

因為CMOS器件引腳端的輸入阻抗極高，懸空的引腳端很可能感應(yīng)一些電荷，電荷的積累可能導(dǎo)致器件被高壓擊穿。根據(jù)電量與電容C和電壓U的關(guān)系Q=C·U可知，電荷的累積Q會產(chǎn)生影響引腳電平狀態(tài)的電壓U，從而導(dǎo)致輸入端信號的在“0”和“1”之間變化。如果微處理器在休眠狀態(tài)，有可能導(dǎo)致微處理器不斷地被喚醒，從而無法進入休眠狀態(tài)或產(chǎn)生其他莫名其妙的故障。正確的方法是將未使用到的引腳端連接到VCC或地。連接到VCC的上拉電阻可以選擇1～10kΩ，為了降低功耗，阻值可以取得大一些。

3.緩沖器

接口電平要盡量匹配，以減少電平匹配電路帶來的額外功耗。

緩沖器常用來完成電平轉(zhuǎn)換，增加驅(qū)動能力，實現(xiàn)數(shù)據(jù)傳輸方向的控制等功能。如果僅僅是為了考慮驅(qū)動能力而增加緩沖器，為降低功耗就應(yīng)該慎重考慮了。首先應(yīng)檢查芯片的最大輸出電流IOH和IOL是否足以驅(qū)動下級IC，如果可以通過選擇合適的驅(qū)動接口參數(shù)，減小緩沖器的使用量，或者避免緩沖器的使用，這對降低功耗來說是一個很好的選擇。

如果允許，應(yīng)適當(dāng)降低外部驅(qū)動引腳的電壓。

1.2.5 選取不同工作模式

根據(jù)公式，系統(tǒng)的時鐘頻率對于的影響功耗是非常明顯的。在滿足性能要求的基礎(chǔ)上，必須考慮如何降低時鐘頻率，動態(tài)地設(shè)置時鐘，以達到最大程度降低功耗的目的。

微處理器內(nèi)部的各種時鐘信號，都是通過外部晶振，經(jīng)由內(nèi)部鎖相環(huán)（PLL）倍頻后產(chǎn)生的。可以通過內(nèi)部寄存器，設(shè)置各種工作頻率的時鐘來控制微處理器的功耗。

現(xiàn)在的微處理器都有多種工作模式，可以通過控制微處理器進入不同的工作模式來達到降低功耗的目的。例如，S3C2410×（32bitARM920T內(nèi)核）具有正常模式、空閑模式、休眠模式、關(guān)機模式四種工作模式，各種模式的功耗見表1.2。

表1.2 S3C2410×不同工作模式的功耗

由表1.2可見，微處理器在全速運行時的功耗，比在空閑或者休眠時的功耗大得多。降低功耗的設(shè)計原則是：在微處理器完成正常運行模式后，盡可能進入到空閑模式或休眠模式。在類似PDA的設(shè)備中，系統(tǒng)全速運行的時間遠少于空閑的時間，可以通過編程設(shè)置，使CPU盡可能工作在空閑狀態(tài)，然后通過相應(yīng)的中斷喚醒CPU，恢復(fù)到正常工作模式，處理響應(yīng)的事件，事件處理完后再進入空閑模式。

1.2.6 關(guān)閉不需要的外設(shè)控制器

微處理器通常都可以提供I2C、I2S、LCD、Flash、Timer、UART、SPI、USB等外設(shè)控制器，但在一個系統(tǒng)中，這些外設(shè)控制器一般都不會全部用到。當(dāng)你想盡可能降低功耗時，對于這些不用的外設(shè)控制器，不能任其處于各種狀態(tài)，而是必須將其關(guān)閉。因為這些不用的外設(shè)控制器，即使沒有使用它們，它們?nèi)匀粫碾娏鳌3C2410×外設(shè)控制器消耗的電流見表1.3。

表1.3 S3C2410×外設(shè)控制器消耗的電流

從表1.3可知，可以通過設(shè)置SFR（特殊功能寄存器），有選擇地關(guān)閉未使用的功能模塊，以達到降低功耗的目的。例如，在一個系統(tǒng)中，如果ADC、I2C、I2S和SPI都沒有用到，可以通過設(shè)置CLKCON寄存器，降低2mA的電流消耗。當(dāng)然，也可以動態(tài)關(guān)閉一些需要使用的外設(shè)控制器，進一步降低功耗。例如，在空閑模式CPU內(nèi)核停止運行，此時還可以進一步關(guān)閉如USB、Flash等其他的外設(shè)控制器，只保證喚醒CPU的I/O控制器正常工作即可，如果通過UART喚醒，則UART控制器不能被關(guān)閉。等到CPU被喚醒后，再將USB、Flash等外設(shè)控制器打開。

也可以同時動態(tài)改變處理器的供電電壓和頻率來進一步降低功耗，進行系統(tǒng)的動態(tài)電源管理。

1.2.7 控制微處理器的供電

為降低功耗，可以對微處理器的供電采取動態(tài)電源管理（DPM），這是一個復(fù)雜、系統(tǒng)的工程，涉及硬件、操作系統(tǒng)及應(yīng)用層等方面。動態(tài)電源管理在系統(tǒng)運行期間，通過對系統(tǒng)的時鐘或電壓的動態(tài)控制，達到降低功耗的目的，電源的動態(tài)管理與系統(tǒng)的運行狀態(tài)密切相關(guān)，動態(tài)控制往往需要通過軟件編程來實現(xiàn)。

1.分區(qū)/分時供電

分區(qū)/分時供電用于控制電源供電部分。它首先需要對電源進行分割，使系統(tǒng)功能模塊的電源供電相對獨立，并且可以控制，以便實現(xiàn)獨立供電和電源的動態(tài)管理。分區(qū)/分時供電根據(jù)系統(tǒng)功能模塊的工作狀態(tài)，利用開關(guān)控制各個部分電源的關(guān)斷，以節(jié)省電能。例如，在系統(tǒng)休眠或掉電工作時，關(guān)掉外圍電路的電源，僅僅保留CPU和定時器電路的電源。

分區(qū)/分時控制電源電路示意圖如圖1.6所示。在圖1.6中，晶體管用做電源開關(guān)，控制電源VCC向各分區(qū)部分供電，供電控制端接到微處理器的輸出引腳上。

在圖1.6（a）中，晶體管為PNP管，供電控制端為高電平時，切斷分區(qū)供電部分的電源。供電控制端為低電平時，PNP晶體管導(dǎo)通，此時VCC向分區(qū)部分供電。在圖1.6（b）中，晶體管為NPN管，供電控制端的控制信號正好相反。

2.利用I/O引腳為外部器件供電

微處理器的I/O引腳輸出高電平時，可以提供mA級的輸出電流，例如，S3C2410A的I/O可以提供12mA電流。當(dāng)外部設(shè)備所需電流較小時，如圖1.7所示，可以直接利用微處理器的I/O引腳為外部器件提供電源。微處理器的I/O引腳輸出為高電平時，器件工作；輸出為低電平時，器件停止工作。應(yīng)注意的是，器件要有比較寬的供電電壓范圍。