2.3 CMOS模擬集成電路版圖設計流程

圖2.2中展示了進行CMOS模擬集成電路版圖設計的通用流程，主要分為版圖規劃、設計實現、版圖驗證和版圖完成四個步驟。

●版圖規劃

該步驟是進行版圖設計的第一步，在該步驟中設計者必須盡可能地儲備有關版圖設計的基本知識，并考慮到后續三個步驟中需要準備的材料以及記錄的文檔。準備的材料通常包括工藝廠提供的版圖設計規則、驗證文件、版圖設計工具包，以及軟件準備等，需要記錄的文檔包括模塊電路清單、版圖布局規劃方案、設計規則、驗證檢查報告等。

●設計實現

這一步驟是版圖設計最為重要的一步，設計者依據電路圖對版圖進行規劃、布局、元件/模塊擺放，以及連線設計。這一過程又可以細分為“自頂向下規劃”和“自底向上實現”兩個步驟。概括地說，設計者首先會對模塊位置和布線通道進行規劃和考慮；之后，設計者就可以從底層模塊開始，將其一一放入規劃好的區域內，進行連線設計，從而實現整體版圖。相比于頂層規劃布局，底層的模塊設計任務要容易一些，因為一個合理的規劃會使底層連線變得輕而易舉。

圖2.2 版圖設計通用流程圖

●版圖驗證

版圖驗證主要包括設計規則檢查（Design Rule Check，DRC）、電路與版圖一致性檢查（Layout Vs Schematic，LVS）、電學規則檢查（Electrical Rule Check，ERC）和天線規則檢查（Antenna Rule Check，ARC）四個方面。這些檢查主要依靠工藝廠提供的規則文件，在計算機中通過驗證工具來完成檢查。但一些匹配性設計檢查、虛擬管設計檢查等方面還需要設計者進行人工檢查。

●版圖完成

在該步驟中首先是將版圖提取成可供后仿真的電路網表，并進行電路后仿真驗證，以保證電路的功能和性能。最后再導出可供工藝廠進行生產的數據文件，同時設計者還需要提供相應的文檔記錄和驗證檢查報告，并最終確定所有的設計要求和文檔都沒有遺漏。

以上四個步驟并不是以固定順序進行實現的，就像流程圖中右側向上的箭頭，任何一個步驟的修改都需要返回上一步驟重新進行。一個完整的設計往往需要以上步驟的多次反復才能完成，以下分小節對這四個步驟進行詳細介紹。

2.3.1 版圖規劃

圖2.3展示了版圖規劃中往下細分的五個子步驟：確定電源網格和全局信號、定義輸入和輸出信號、特殊設計考慮、模塊層次劃分和尺寸估計，以及版圖設計完整性檢查。就實際工程考慮，在這五個子步驟之前，還有一個隱含步驟，就是設計者應當熟悉所要設計版圖所對應的電路結構，并盡可能參考現有的、成熟的版圖設計，這樣才可以使設計更加優化。

圖2.3 版圖規劃的步驟

●確定電源網格和全局信號

版圖中電源連線往往縱橫交錯，所以被稱為電源網格。規劃中必須考慮到從接口到該設計的各子電路模塊之間的電源電阻，特別要注意電源線的寬度。同時，也應該注意阱接觸孔和襯底接觸孔通常都是連接到電源上的，因此與其相關的版圖設計策略也必須加以考慮。

●定義輸入和輸出信號

設計者必須列出所有的輸入和輸出信號，并在該設計與相鄰設計之間的接口處為每個信號指定版圖位置并分配連接線寬。同時設計者還需要對時鐘信號、信號總線、關鍵路徑信號以及屏蔽信號進行特殊考慮。

●特殊設計考慮

在設計中我們往往需要處理一些特殊的設計要求，例如，版圖對稱性、閂鎖保護、防天線效應等，尤其是對關鍵信號的布線和線寬要著重考慮。

●模塊層次劃分和尺寸估計

該子步驟中設計者可以依據工藝條件和設計經驗，對整體版圖進行子電路模塊劃分和尺寸估算，這樣有助于確定最終版圖所占據的芯片面積。在這個過程中還需要預留一些可能添加的信號和布線通道面積。

●版圖設計完整性檢查

該子步驟的目的是確定版圖設計中所有流程中的要求都得到了很好的滿足，這些要求中包括與電路設計、版圖設計準則以及工藝條件相關所帶來的設計約束。當所有這些要求或者約束被滿足時，那么最終對版圖進行生產、封裝和測試的步驟才可以順利地進行。

2.3.2 版圖設計實現

圖2.4展示了版圖設計實現往下細分的三個子步驟：包括設計子模塊單元并對其進行布局、考慮特殊的設計要求，以及完成子模塊間的互連。

圖2.4 版圖設計實現步驟

●設計子模塊單元并對其進行布局

在子步驟2.1中，設計者首先要完成子電路模塊內晶體管的布局和互連，這一過程是版圖設計最底層的一步。在完成該子步驟的基礎上，設計者就可以考慮整體版圖的布局設計了。因為整個芯片版圖能否順利完成很大程度上受限于各個子模塊單元的布局情況，這些子模塊單元不僅包括設計好的子電路模塊，還包括接觸孔、電源線和一些信號接口的位置。一個良好的布局既有利于整體的布線設計，也有利于串擾、噪聲信號的消除。

●考慮特殊的設計要求

在子步驟2.1的基礎上，子步驟2.2可以看作是更精細化的布局設計。設計者在該子步驟中主要考慮諸如關鍵信號走線、襯底接觸、版圖對稱性、閂鎖效應消除，以及減小噪聲等特殊的設計要求，對重要信號和復雜信號進行布線操作。最后為了考慮可能新增加的設計要求，也需要留出一些預備的布局空間和布線通道。

●完成子模塊間的互連

在完成子步驟2.1和子步驟2.2的情況下，子步驟2.3將變得較為容易。設計者只需要考慮布線層、布線方向，以及布線間距等問題，就可以簡單地完成該步驟，實現芯片全部的版圖設計。

2.3.3. 版圖驗證

圖2.5展示了版圖驗證步驟中的四個子步驟：設計規則檢查、版圖與電路圖一致性檢查、電學規則檢查和人工檢查。版圖驗證是在版圖設計實現完成后最重要的一步。雖然芯片生產完成后的故障仍可以通過聚焦粒子束（Focused-Ion-Beam，FIB）等手段進行人工修復，但代價卻非常高。因此，設計者需要在計算機設計階段對集成電路芯片進行早期的驗證檢查，保證芯片功能和性能的完好。

圖2.5 版圖驗證步驟

●設計規則檢查（Design Rule Check，DRC）

設計規則檢查會檢查版圖設計中的多邊形、分層、線寬、線間距等是否符合工藝生產規則。因為DRC檢查是版圖實現后的第一步驗證，所以也會對元器件之間的連接關系以及指導性規則進行檢查，比如層的非法使用、非法的元器件或連接都屬于這個范疇。

●版圖與電路圖一致性檢查（Layout Vs Schematic，LVS）

版圖與電路圖一致性檢查主要用于檢查版圖是否進行了正確連接。這時電路圖（Schematic）作為參照物，版圖必須和電路圖完全一致。在進行該檢查時主要對以下幾方面進行驗證：

（1）包括輸入、輸出、電源/地信號，以及元器件之間的連接關系是否與電路圖一致。

（2）所有元器件的尺寸是否與電路圖一致：包括晶體管的長度和寬度，電阻、電感、電容，以及二極管的大小。

（3）識別在電路圖中沒有出現的元器件和信號，如誤添加的晶體管或者懸空節點等。

●電學規則檢查（Electrical Rule Check，ERC）

在計算機執行的驗證中，電學規則檢查一般不作為單獨的驗證步驟，而是在進行LVS檢查時同時進行。但天線規則檢查需要設計者單獨進行一步DRC檢查才能執行，前提是這里將天線規則檢查也歸于電學規則檢查的范疇內。電學規則檢查主要包括以下幾方面檢查：

（1）未連接或者部分連接的元器件。

（2）誤添加的多余的晶體管、電阻、電容等元器件。

（3）懸空的節點。

（4）元器件或者連線的短路情況。

（5）進行單獨的天線規則檢查。

●人工檢查

該子步驟可以理解為是對版圖的優化設計，在這個過程中會檢查版圖的匹配設計、電源線寬、布局是否合理等這些無法通過計算機驗證過程解決的問題，也需要設計者利用長期經驗的積累才能做到更優。

2.3.4 版圖完成

在這個步驟中，版圖工程師首先應該檢查版圖的設計要求是否都被滿足，需要提交的文檔是否已經準備充分。同時還需要記錄出現的問題，與電路工程師一起討論并提出解決方案。

之后，版圖工程師就可以對版圖進行參數提取（也稱為反提），形成可進行后仿真的網表文件，將其提交給電路設計工程師進行后仿真。這個過程需要版圖工程師和電路設計工程師相互配合，因為在后仿真之后，電路功能和性能可能會發生一些變化，這就需要版圖工程師對版圖設計進行調整。反提出來的電路網表是版圖工程師與電路工程師之間的交流工具，這一網表表明版圖設計已經完成，還需要等待最終的仿真結果。

當完成后仿真確認之后，版圖工程師就可以按照工藝廠的要求，導出GDSII文件進行提交，同時還應該提供LVS、DRC和天線規則的驗證報告，需要進行生產的掩模層信息文件，以及所有使用到的元器件清單。最后為了“凍結”GD-SII文件，還必須提供GDSII數據的詳細大小和唯一標識號，從而保證了數據的唯一性。