最新章節

• 20.4 板級調試
• 20.3 Verilog代碼解析
• 20.2 裝配說明
• 20.1 功能概述
• 第20章 工程實例18——雙攝像頭圖像采集
• 19.5 板級調試

• 20.4 板級調試 更新時間：2019-01-03 10:39:35
• 20.3 Verilog代碼解析
• 20.2 裝配說明
• 20.1 功能概述
• 第20章 工程實例18——雙攝像頭圖像采集
• 19.5 板級調試
• 19.4 軟件程序解析
• 19.3 Verilog代碼解析
• 19.2 裝配說明
• 19.1 功能概述
• 第19章 工程實例17——基于HDMI的AV采集顯示
• 18.5 板級調試
• 18.4 軟件程序解析
• 18.3 Verilog代碼解析
• 18.2 裝配說明
• 18.1 功能概述
• 第18章 工程實例16——多分辨率HDMI顯示驅動設計
• 17.6 板級調試
• 17.5 軟件程序解析
• 17.4 Verilog代碼解析
• 17.3 IP核配置——雙口RAM
• 17.2 裝配說明
• 17.1 功能概述
• 第17章 工程實例15——工業現場實時監控界面設計
• 16.6 板級調試
• 16.5 軟件程序解析
• 16.4 Verilog代碼解析
• 16.3 GB2312中文字符集簡介
• 16.2 裝配說明
• 16.1 功能概述
• 第16章 工程實例14——TXT文本閱讀器設計
• 15.5 板級調試
• 15.4 軟件程序解析
• 15.3 Verilog代碼解析
• 15.2 裝配說明
• 15.1 功能概述
• 第15章 工程實例13——基于VGA顯示器的720p的廣告機設計
• 14.9 板級調試
• 14.8 Verilog代碼解析——fx2_StreamOUT工程
• 14.7 Verilog代碼解析——fx2_StreamIN工程
• 14.6 Verilog代碼解析——fx2_loopback工程
• 14.5 IP核配置——SignalTap II配置
• 14.4 IP核配置——RAM配置
• 14.3 IP核配置——FIFO配置
• 14.2 裝配說明
• 14.1 功能概述
• 第14章 工程實例12——基于FX2和FPGA的Loopback/StreamIN/StreamOUT實例
• 13.4 板級調試
• 13.3 FX2驅動安裝說明
• 13.2 裝配說明
• 13.1 功能概述
• 第13章 工程實例11——FX2硬件和驅動安裝以及Bulkloop實驗
• 12.8 板級調試
• 12.7 Verilog代碼解析
• 12.6 IP核配置——乘法器配置
• 12.5 IP核配置——移位寄存器配置
• 12.4 IP核配置——FIFO配置
• 12.3 IP核配置——In-System Sources and Probes Editor配置
• 12.2 裝配說明
• 12.1 功能概述
• 第12章 工程實例10——AV（PAL/NTSC）視頻采集顯示
• 11.6 板級調試
• 11.5 Verilog代碼解析
• 11.4 IP核配置——FIFO配置
• 11.3 IP核配置——ROM配置與初始化
• 11.2 裝配說明
• 11.1 功能概述
• 第11章 工程實例9——200萬像素CMOS攝像頭采集顯示
• 10.6 板級調試
• 10.5 軟件程序解析
• 10.4 Verilog代碼解析
• 10.3 IP核配置——FIFO配置
• 10.2 裝配說明
• 10.1 功能概述
• 第10章 工程實例8——電子點菜單設計
• 9.5 板級調試
• 9.4 軟件程序解析
• 9.3 Verilog代碼解析
• 9.2 裝配說明
• 9.1 功能概述
• 第9章 工程實例7——LCD觸摸屏驅動設計
• 8.4 板級調試
• 8.3 Verilog代碼解析
• 8.2 裝配說明
• 8.1 功能概述
• 第8章 工程實例6——7寸800×480LCD顯示驅動
• 7.5 板級調試
• 7.4 Verilog代碼解析
• 7.3 復用引腳設置
• 7.2 裝配說明
• 7.1 功能概述
• 第7章 工程實例5——多分辨率VGA顯示驅動
• 6.5 板級調試
• 6.4 軟件程序解析
• 6.3 Verilog代碼解析
• 6.2 IP核配置——自定義Qsys組件
• 6.1 功能概述
• 第6章 工程實例4——NANDFlash讀寫測試
• 5.7 板級調試
• 5.6 軟件工程——運行調試
• 5.5 軟件工程——導入已有工程
• 5.4 軟件工程——創建與編譯
• 5.3 Verilog代碼解析
• 5.2 Qsys系統搭建
• 5.1 功能概述
• 第5章 工程實例3——Qsys系統搭建與軟件開發
• 4.6 板級調試
• 4.5 Verilog代碼解析
• 4.4 DDR2引腳電平設置
• 4.3 IP核配置——DDR2控制器
• 4.2 IP核配置——片內RAM
• 4.1 功能概述
• 第4章 工程實例2——DDR2控制器集成與讀寫測試
• 3.7 板級調試
• 3.6 Verilog代碼解析
• 3.5 閑置引腳設置
• 3.4 引腳分配
• 3.3 IP核配置——PLL
• 3.2 新建Quartus II工程
• 3.1 功能概述
• 第3章 工程實例1——PLL例化配置與LED閃爍
• 第二部分 工程實例
• 2.3.8 HDMI顯示驅動子板設計
• 2.3.7 VGA顯示驅動子板設計
• 2.3.6 7寸工業液晶屏子板設計
• 2.3.5 AV視頻采集子板設計
• 2.3.4 CMOS攝像頭子板設計
• 2.3.3 FX2（USB 2.0）外設子板設計
• 2.3.2 UART/USB外設子板設計
• 2.3.1 AD/DA外設子板設計
• 2.3 擴展外設子板設計
• 2.2.7 引腳分配與I/O擴展電路
• 2.2.6 NAND Flash電路設計
• 2.2.5 DDR2電路設計
• 2.2.4 配置電路設計
• 2.2.3 時鐘與復位電路設計
• 2.2.2 電源電路設計
• 2.2.1 硬件整體架構設計
• 2.2 FPGA核心電路板設計
• 2.1.5 自由擴展——外設電路（I/O應用）
• 2.1.4 靈活定制——配置電路
• 2.1.3 狀態初始——復位電路
• 2.1.2 心臟跳動——時鐘電路
• 2.1.1 能量供應——電源電路
• 2.1 FPGA板級電路設計五要素
• 第2章 FPGA板級電路設計
• 1.5 FPGA開發流程
• 1.4 FPGA應用領域
• 1.3 FPGA開發所需的技能
• 1.2 FPGA的優勢與局限性
• 1.1 FPGA基礎入門
• 第1章 FPGA開發概述
• 第一部分 基本知識
• 前言
• 版權信息
• 封面

• 封面
• 版權信息
• 前言
• 第一部分 基本知識
• 第1章 FPGA開發概述
• 1.1 FPGA基礎入門
• 1.2 FPGA的優勢與局限性
• 1.3 FPGA開發所需的技能
• 1.4 FPGA應用領域
• 1.5 FPGA開發流程
• 第2章 FPGA板級電路設計
• 2.1 FPGA板級電路設計五要素
• 2.1.1 能量供應——電源電路
• 2.1.2 心臟跳動——時鐘電路
• 2.1.3 狀態初始——復位電路
• 2.1.4 靈活定制——配置電路
• 2.1.5 自由擴展——外設電路（I/O應用）
• 2.2 FPGA核心電路板設計
• 2.2.1 硬件整體架構設計
• 2.2.2 電源電路設計
• 2.2.3 時鐘與復位電路設計
• 2.2.4 配置電路設計
• 2.2.5 DDR2電路設計
• 2.2.6 NAND Flash電路設計
• 2.2.7 引腳分配與I/O擴展電路
• 2.3 擴展外設子板設計
• 2.3.1 AD/DA外設子板設計
• 2.3.2 UART/USB外設子板設計
• 2.3.3 FX2（USB 2.0）外設子板設計
• 2.3.4 CMOS攝像頭子板設計
• 2.3.5 AV視頻采集子板設計
• 2.3.6 7寸工業液晶屏子板設計
• 2.3.7 VGA顯示驅動子板設計
• 2.3.8 HDMI顯示驅動子板設計
• 第二部分 工程實例
• 第3章 工程實例1——PLL例化配置與LED閃爍
• 3.1 功能概述
• 3.2 新建Quartus II工程
• 3.3 IP核配置——PLL
• 3.4 引腳分配
• 3.5 閑置引腳設置
• 3.6 Verilog代碼解析
• 3.7 板級調試
• 第4章 工程實例2——DDR2控制器集成與讀寫測試
• 4.1 功能概述
• 4.2 IP核配置——片內RAM
• 4.3 IP核配置——DDR2控制器
• 4.4 DDR2引腳電平設置
• 4.5 Verilog代碼解析
• 4.6 板級調試
• 第5章 工程實例3——Qsys系統搭建與軟件開發
• 5.1 功能概述
• 5.2 Qsys系統搭建
• 5.3 Verilog代碼解析
• 5.4 軟件工程——創建與編譯
• 5.5 軟件工程——導入已有工程
• 5.6 軟件工程——運行調試
• 5.7 板級調試
• 第6章 工程實例4——NANDFlash讀寫測試
• 6.1 功能概述
• 6.2 IP核配置——自定義Qsys組件
• 6.3 Verilog代碼解析
• 6.4 軟件程序解析
• 6.5 板級調試
• 第7章 工程實例5——多分辨率VGA顯示驅動
• 7.1 功能概述
• 7.2 裝配說明
• 7.3 復用引腳設置
• 7.4 Verilog代碼解析
• 7.5 板級調試
• 第8章 工程實例6——7寸800×480LCD顯示驅動
• 8.1 功能概述
• 8.2 裝配說明
• 8.3 Verilog代碼解析
• 8.4 板級調試
• 第9章 工程實例7——LCD觸摸屏驅動設計
• 9.1 功能概述
• 9.2 裝配說明
• 9.3 Verilog代碼解析
• 9.4 軟件程序解析
• 9.5 板級調試
• 第10章 工程實例8——電子點菜單設計
• 10.1 功能概述
• 10.2 裝配說明
• 10.3 IP核配置——FIFO配置
• 10.4 Verilog代碼解析
• 10.5 軟件程序解析
• 10.6 板級調試
• 第11章 工程實例9——200萬像素CMOS攝像頭采集顯示
• 11.1 功能概述
• 11.2 裝配說明
• 11.3 IP核配置——ROM配置與初始化
• 11.4 IP核配置——FIFO配置
• 11.5 Verilog代碼解析
• 11.6 板級調試
• 第12章 工程實例10——AV（PAL/NTSC）視頻采集顯示
• 12.1 功能概述
• 12.2 裝配說明
• 12.3 IP核配置——In-System Sources and Probes Editor配置
• 12.4 IP核配置——FIFO配置
• 12.5 IP核配置——移位寄存器配置
• 12.6 IP核配置——乘法器配置
• 12.7 Verilog代碼解析
• 12.8 板級調試
• 第13章 工程實例11——FX2硬件和驅動安裝以及Bulkloop實驗
• 13.1 功能概述
• 13.2 裝配說明
• 13.3 FX2驅動安裝說明
• 13.4 板級調試
• 第14章 工程實例12——基于FX2和FPGA的Loopback/StreamIN/StreamOUT實例
• 14.1 功能概述
• 14.2 裝配說明
• 14.3 IP核配置——FIFO配置
• 14.4 IP核配置——RAM配置
• 14.5 IP核配置——SignalTap II配置
• 14.6 Verilog代碼解析——fx2_loopback工程
• 14.7 Verilog代碼解析——fx2_StreamIN工程
• 14.8 Verilog代碼解析——fx2_StreamOUT工程
• 14.9 板級調試
• 第15章 工程實例13——基于VGA顯示器的720p的廣告機設計
• 15.1 功能概述
• 15.2 裝配說明
• 15.3 Verilog代碼解析
• 15.4 軟件程序解析
• 15.5 板級調試
• 第16章 工程實例14——TXT文本閱讀器設計
• 16.1 功能概述
• 16.2 裝配說明
• 16.3 GB2312中文字符集簡介
• 16.4 Verilog代碼解析
• 16.5 軟件程序解析
• 16.6 板級調試
• 第17章 工程實例15——工業現場實時監控界面設計
• 17.1 功能概述
• 17.2 裝配說明
• 17.3 IP核配置——雙口RAM
• 17.4 Verilog代碼解析
• 17.5 軟件程序解析
• 17.6 板級調試
• 第18章 工程實例16——多分辨率HDMI顯示驅動設計
• 18.1 功能概述
• 18.2 裝配說明
• 18.3 Verilog代碼解析
• 18.4 軟件程序解析
• 18.5 板級調試
• 第19章 工程實例17——基于HDMI的AV采集顯示
• 19.1 功能概述
• 19.2 裝配說明
• 19.3 Verilog代碼解析
• 19.4 軟件程序解析
• 19.5 板級調試
• 第20章 工程實例18——雙攝像頭圖像采集
• 20.1 功能概述
• 20.2 裝配說明
• 20.3 Verilog代碼解析
• 20.4 板級調試 更新時間：2019-01-03 10:39:35