- 附錄B 實驗清單 更新時間：2019-03-01 11:50:41
- 附錄A 參考資料
- 21.4 SSE系列指令操作環境
- 21.3 SSE系列指令的操作
- 21.2 SSE系列指令的異常
- 21.1 處理器的資源
- 第21章 SSE系列指令環境
- 20.6 x87 FPU與MMX環境的設置
- 20.5 x87 FPU與MMX的狀態
- 20.4 MMX指令環境
- 20.3 x87 FPU的異常處理機制
- 20.2 x87 FPU的異常
- 20.1 x87 FPU執行環境
- 第20章 x87 FPU單元與MMX技術
- 第五篇 浮點與SIMD指令環境
- 19.2 使用HPET（高精度定時器）
- 19.1 I/O APIC寄存器
- 第19章 I/O APIC
- 18.15 Performance Monitoring
- 18.14 LINT0與LINT1
- 18.13 錯誤處理
- 18.12 APIC timer
- 18.11 local APIC的中斷處理
- 18.10 處理器的IPI機制
- 18.9 中斷vector及priority
- 18.8 LVT寄存器及ICR的設置
- 18.7 ICR（Interrupt Command Register）
- 18.6 LVT寄存器
- 18.5 local APIC版本寄存器
- 18.4 local APIC ID
- 18.3 local APIC寄存器
- 18.2 使用local APIC
- 18.1 APIC體系概述
- 第18章 Local APIC體系
- 17.2 8259編程
- 17.1 8259結構
- 第17章 8259中斷控制器
- 16.13 錯誤碼
- 16.12 中斷/異常調用返回
- 16.11 中斷/異常調用中的任務切換
- 16.10 軟件上的中斷/異常處理流程
- 16.9 gate描述符
- 16.8 IDT（Interrupt Descriptor Table）
- 16.7 IVT（Interrupt Vector Table）
- 16.6 IDTR寄存器
- 16.5 中斷的屏蔽
- 16.4 中斷vector
- 16.3 Exception的恢復
- 16.2 Exception Source（異常源）
- 16.1 Interrupt Source（中斷源）
- 第16章 中斷與異常處理
- 第四篇 中斷體系
- 15.6 Time-stamp counter與clock
- 15.5 使用Fixed計數器
- 15.4 PEBS（Precise Event Based Sampling）機制
- 15.3 Nehalem架構下的性能監控機制
- 15.2 Performance monitoring機制的版本
- 15.1 性能監控機制
- 第15章 性能監控
- 14.9 BTS（Branch Trace Store）機制
- 14.8 使用Single-step on branch功能
- 14.7 IA-32e模式下的LBR stack
- 14.6 #DB異常下的LBR
- 14.5 使用LBR捕捉branch trace
- 14.4 LBR stack
- 14.3 IA32_DEBUGCTL寄存器
- 14.2 初識Branch Record
- 14.1 檢測處理器的家族和型號
- 第14章 分支記錄
- 13.3 Memory和I/O地址調試模式
- 13.2 Breakpoint調試模式
- 13.1 Single-Step單步調試模式
- 第13章 斷點調試
- 第三篇 調試與性能監控
- 12.6 64位模式與compatibility模式編程
- 12.5 long-mode的指令環境
- 12.4 long-mode的執行環境
- 12.3 退出long-mode
- 12.2 開啟long-mode
- 12.1 x64體系的設計原則
- 第12章 Long-mode
- 11.8 頁的保護措施
- 11.7 page的內存cache類型
- 11.6 TLB與Cache
- 11.5 IA-32e paging模式
- 11.4 PAE paging模式
- 11.3 32位paging模式（non-PAE模式）
- 11.2 paging機制下使用的資源
- 11.1 物理頁面
- 第11章 x86/x64保護模式體系（下）
- 10.6 開啟保護模式
- 10.5 段式管理的數據結構
- 10.4 段式管理機制
- 10.3 物理地址的產生
- 10.2 保護模式下的環境
- 10.1 x86/x64的權限
- 第10章 x86/x64保護模式體系（上）
- 9.12 測試SMI處理程序
- 9.11 SMM的安全
- 9.10 SMI處理程序的初始化
- 9.9 SMBASE的重定位
- 9.8 SMM的退出
- 9.7 I/O指令的重啟及Halt重啟
- 9.6 SMM的版本
- 9.5 SMM里開啟保護模式
- 9.4 SMI的Back-to-Back響應
- 9.3 SMM里的中斷
- 9.2 SMM的運行環境
- 9.1 進入SMM
- 第9章 SMM系統管理模式探索
- 8.9 A20地址線
- 8.8 突破64K段限
- 8.7 實模式下的IVT
- 8.6 實模式下的執行環境
- 8.5 第1條執行的指令
- 8.4 段基址的計算
- 8.3 real mode的狀態
- 8.2 real mode的編址
- 8.1 真實的地址
- 第8章 實地址模式
- 第二篇 處理器的工作模式
- 7.6 關于MSR一些后續說明
- 7.5 其他未列出來的MSR
- 7.4 提供processor feature管理
- 7.3 MSR中對特殊指令的支持
- 7.2 MTRR
- 7.1 MSR的使用
- 第7章 MSR
- 6.5 EFER擴展功能寄存器
- 6.4 CR4
- 6.3 CR0
- 6.2 CR3
- 6.1 CR8
- 第6章 處理器的控制寄存器
- 5.7 eflags寄存器的其他事項
- 5.6 VM標志
- 5.5 AC標志
- 5.4 NT標志
- 5.3 TF標志與RF標志
- 5.2 IOPL標志位
- 5.1 Eflags中的狀態標志位
- 第5章 了解Flags
- 4.10 處理器的long mode
- 4.9 MONITOR/MWAIT信息
- 4.8 處理器的Cache與TLB信息
- 4.7 處理器的特性
- 4.6 處理器擴展狀態信息
- 4.5 最大的物理地址和線性地址
- 4.4 處理器的型號（family，model與stepping）
- 4.3 基本信息與擴展信息
- 4.2 CPUID指令的術語及表達
- 4.1 測試是否支持CPUID指令
- 第4章 處理器的身份
- 3.10 總結
- 3.9 編寫boot代碼
- 3.8 使用U盤啟動真實機器
- 3.7 使用merge工具
- 3.6 映像文件內的組織
- 3.5 編譯源代碼
- 3.4 源代碼的基本結構
- 3.3 設置Bochs配置文件
- 3.2 生成空白的映像文件
- 3.1 實驗的運行環境
- 第3章 編寫本書的實驗例子
- 2.6 編輯與編譯、運行
- 2.5 編程基礎
- 2.4 16位編程、32位編程，以及64位編程
- 2.3 Hello world
- 2.2 機器語言
- 2.1 選擇編譯器
- 第2章 x86/x64編程基礎
- 1.2 數據類型
- 1.1 數
- 第1章 數與數據類型
- 第一篇 x86基礎
- 前言
- 序
- 版權信息
- 封面
- 封面
- 版權信息
- 序
- 前言
- 第一篇 x86基礎
- 第1章 數與數據類型
- 1.1 數
- 1.2 數據類型
- 第2章 x86/x64編程基礎
- 2.1 選擇編譯器
- 2.2 機器語言
- 2.3 Hello world
- 2.4 16位編程、32位編程，以及64位編程
- 2.5 編程基礎
- 2.6 編輯與編譯、運行
- 第3章 編寫本書的實驗例子
- 3.1 實驗的運行環境
- 3.2 生成空白的映像文件
- 3.3 設置Bochs配置文件
- 3.4 源代碼的基本結構
- 3.5 編譯源代碼
- 3.6 映像文件內的組織
- 3.7 使用merge工具
- 3.8 使用U盤啟動真實機器
- 3.9 編寫boot代碼
- 3.10 總結
- 第4章 處理器的身份
- 4.1 測試是否支持CPUID指令
- 4.2 CPUID指令的術語及表達
- 4.3 基本信息與擴展信息
- 4.4 處理器的型號（family，model與stepping）
- 4.5 最大的物理地址和線性地址
- 4.6 處理器擴展狀態信息
- 4.7 處理器的特性
- 4.8 處理器的Cache與TLB信息
- 4.9 MONITOR/MWAIT信息
- 4.10 處理器的long mode
- 第5章 了解Flags
- 5.1 Eflags中的狀態標志位
- 5.2 IOPL標志位
- 5.3 TF標志與RF標志
- 5.4 NT標志
- 5.5 AC標志
- 5.6 VM標志
- 5.7 eflags寄存器的其他事項
- 第6章 處理器的控制寄存器
- 6.1 CR8
- 6.2 CR3
- 6.3 CR0
- 6.4 CR4
- 6.5 EFER擴展功能寄存器
- 第7章 MSR
- 7.1 MSR的使用
- 7.2 MTRR
- 7.3 MSR中對特殊指令的支持
- 7.4 提供processor feature管理
- 7.5 其他未列出來的MSR
- 7.6 關于MSR一些后續說明
- 第二篇 處理器的工作模式
- 第8章 實地址模式
- 8.1 真實的地址
- 8.2 real mode的編址
- 8.3 real mode的狀態
- 8.4 段基址的計算
- 8.5 第1條執行的指令
- 8.6 實模式下的執行環境
- 8.7 實模式下的IVT
- 8.8 突破64K段限
- 8.9 A20地址線
- 第9章 SMM系統管理模式探索
- 9.1 進入SMM
- 9.2 SMM的運行環境
- 9.3 SMM里的中斷
- 9.4 SMI的Back-to-Back響應
- 9.5 SMM里開啟保護模式
- 9.6 SMM的版本
- 9.7 I/O指令的重啟及Halt重啟
- 9.8 SMM的退出
- 9.9 SMBASE的重定位
- 9.10 SMI處理程序的初始化
- 9.11 SMM的安全
- 9.12 測試SMI處理程序
- 第10章 x86/x64保護模式體系（上）
- 10.1 x86/x64的權限
- 10.2 保護模式下的環境
- 10.3 物理地址的產生
- 10.4 段式管理機制
- 10.5 段式管理的數據結構
- 10.6 開啟保護模式
- 第11章 x86/x64保護模式體系（下）
- 11.1 物理頁面
- 11.2 paging機制下使用的資源
- 11.3 32位paging模式（non-PAE模式）
- 11.4 PAE paging模式
- 11.5 IA-32e paging模式
- 11.6 TLB與Cache
- 11.7 page的內存cache類型
- 11.8 頁的保護措施
- 第12章 Long-mode
- 12.1 x64體系的設計原則
- 12.2 開啟long-mode
- 12.3 退出long-mode
- 12.4 long-mode的執行環境
- 12.5 long-mode的指令環境
- 12.6 64位模式與compatibility模式編程
- 第三篇 調試與性能監控
- 第13章 斷點調試
- 13.1 Single-Step單步調試模式
- 13.2 Breakpoint調試模式
- 13.3 Memory和I/O地址調試模式
- 第14章 分支記錄
- 14.1 檢測處理器的家族和型號
- 14.2 初識Branch Record
- 14.3 IA32_DEBUGCTL寄存器
- 14.4 LBR stack
- 14.5 使用LBR捕捉branch trace
- 14.6 #DB異常下的LBR
- 14.7 IA-32e模式下的LBR stack
- 14.8 使用Single-step on branch功能
- 14.9 BTS（Branch Trace Store）機制
- 第15章 性能監控
- 15.1 性能監控機制
- 15.2 Performance monitoring機制的版本
- 15.3 Nehalem架構下的性能監控機制
- 15.4 PEBS（Precise Event Based Sampling）機制
- 15.5 使用Fixed計數器
- 15.6 Time-stamp counter與clock
- 第四篇 中斷體系
- 第16章 中斷與異常處理
- 16.1 Interrupt Source（中斷源）
- 16.2 Exception Source（異常源）
- 16.3 Exception的恢復
- 16.4 中斷vector
- 16.5 中斷的屏蔽
- 16.6 IDTR寄存器
- 16.7 IVT（Interrupt Vector Table）
- 16.8 IDT（Interrupt Descriptor Table）
- 16.9 gate描述符
- 16.10 軟件上的中斷/異常處理流程
- 16.11 中斷/異常調用中的任務切換
- 16.12 中斷/異常調用返回
- 16.13 錯誤碼
- 第17章 8259中斷控制器
- 17.1 8259結構
- 17.2 8259編程
- 第18章 Local APIC體系
- 18.1 APIC體系概述
- 18.2 使用local APIC
- 18.3 local APIC寄存器
- 18.4 local APIC ID
- 18.5 local APIC版本寄存器
- 18.6 LVT寄存器
- 18.7 ICR（Interrupt Command Register）
- 18.8 LVT寄存器及ICR的設置
- 18.9 中斷vector及priority
- 18.10 處理器的IPI機制
- 18.11 local APIC的中斷處理
- 18.12 APIC timer
- 18.13 錯誤處理
- 18.14 LINT0與LINT1
- 18.15 Performance Monitoring
- 第19章 I/O APIC
- 19.1 I/O APIC寄存器
- 19.2 使用HPET（高精度定時器）
- 第五篇 浮點與SIMD指令環境
- 第20章 x87 FPU單元與MMX技術
- 20.1 x87 FPU執行環境
- 20.2 x87 FPU的異常
- 20.3 x87 FPU的異常處理機制
- 20.4 MMX指令環境
- 20.5 x87 FPU與MMX的狀態
- 20.6 x87 FPU與MMX環境的設置
- 第21章 SSE系列指令環境
- 21.1 處理器的資源
- 21.2 SSE系列指令的異常
- 21.3 SSE系列指令的操作
- 21.4 SSE系列指令操作環境
- 附錄A 參考資料
- 附錄B 實驗清單 更新時間：2019-03-01 11:50:41
